**对比文件名称**：2012-07-12_发明申请_US20120176720A1 ESD PROTECTION DEVICES AND METHODS FOR FORMING ESD PROTECTION DEVICES
**目标专利名称**：164用于放大器的装置和方法CN107258054B
**本次调用模型名称**：DeepSeek-R1
以下是根据您的要求创建的特征比对表格，严格按照目标专利权利要求的划分进行技术特征比对。
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《隐含公开》**<br>包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号 | 说明书[0052]段：”FIG. 9 is an illustration of exemplary circuit 900... RF front end circuitry 940 that includes a low noise amplifier and an impedance matching network.”<br>说明书[0055]段：”In normal operation, diodes 921-925 are reversed biased and act as capacitors. The extra capacitance can provide noise decoupling and a perfect AC ground.”<br>图9：示出了包含低噪声放大器（LNA）的RF前端电路940。 | 对比文件图9及说明书[0052]段公开了电路900包含RF前端电路940，该前端电路包括一个低噪声放大器（LNA）。本领域技术人员公知，在CMOS射频集成电路中，LNA是实现信号放大功能的核心模块，其必然包含用于放大信号的晶体管。目标专利说明书中明确指出其CMOS放大器（300/400）可用于LNA（参见[0017],[0021]段）。因此，虽然对比文件未明确说明该LNA中晶体管的具体类型（PMOS或NMOS），但为了实现放大功能，LNA中必然包含有源放大器件，即晶体管。结合对比文件整体教导其涉及CMOS工艺下的ESD保护（参见[0033]段），本领域技术人员可以合理推断，该RF前端电路940中的LNA作为一个CMOS放大器，必然包含PMOS晶体管（或与NMOS共同构成互补结构）以执行信号放大功能。因此，该技术特征被对比文件隐含公开。 |
| **技术特征B《未公开》**<br>退化电感器，被配置为减小所述放大器的增益 | 说明书[0052]段：”ESD network 920 includes an RF input (RFin), which communicates with RF front end circuitry 940 through ESD network 920. Inductor 921 is placed between RFin and RF front end circuitry 940.”<br>说明书[0055]段：”In normal operation, diodes 921-925 are reversed biased and act as capacitors. The extra capacitance can provide noise decoupling and a perfect AC ground.” | 对比文件公开了在RF输入（RFin）和RF前端电路940（包含LNA）之间设置了一个电感器921。然而，根据对比文件的描述，该电感器921是ESD保护网络920的一部分（参见[0052]段），其与二极管923、922等共同作用。在正常操作下，二极管反偏呈电容性，电感器921与这些电容共同构成阻抗匹配网络的一部分（参见[0055]段）。对比文件全文未提及该电感器921用于“减小放大器的增益”。其作用被描述为用于阻抗匹配和提供ESD电流路径（例如，[0056]段提及电感器921的金属宽度需要处理ESD电流），而非用于改变或控制放大器自身的增益特性。目标专利中的“退化电感器”是直接耦合在晶体管源极和电源/地之间，用于通过负反馈来稳定和减小放大器对晶体管绝对增益的依赖（参见[0023]段），这与对比文件中电感器921在信号路径上的位置和作用均不相同。因此，对比文件没有公开或暗示“用于减小放大器增益的退化电感器”这一技术特征。 |
| **技术特征C《直接公开》**<br>第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差 | 说明书[0052]段：”Diode 923 is coupled to Vdd and coupled to RFin through inductor 921.”<br>图9：明确显示了二极管923的一端连接至Vdd（供电电压），另一端通过电感器921连接至RFin（射频输入端，即放大器的输入端子）。 | 对比文件图9和说明书[0052]段明确公开了二极管923连接在供电电压Vdd和射频输入RFin（通过电感器921）之间。在ESD事件发生时，若RFin相对于Vdd为正高压，二极管923将正向导通，为电流提供从RFin到Vdd的路径，从而将RFin与Vdd之间的电压差钳位在二极管的正向导通压降附近。这与目标专利中“第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差”的技术特征完全相同。对比文件中的二极管923在电路中所起的作用就是限制输入端子（RFin）与供电电压（Vdd）之间的电压差，以防止ESD损坏。因此，该技术特征被对比文件直接公开。 |
| **技术特征D《直接公开》**<br>一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差 | 说明书[0052]段：”ESD protection network 920 also includes diode 925 and diode string 924. Diode string 924 is shown with three diodes in this embodiment...”<br>说明书[0056]段：”Diode string 924 is shown as a power clamp in FIG. 10 because it provides a voltage drop that clamps the ESD pulse. Diode 925 can also be considered a power clamp in some embodiments because it provides a clamping voltage drop as well.”<br>图9、图10：明确显示了二极管串924和二极管925连接在供电电压Vdd和地Vss之间。 | 对比文件图9、10及说明书[0052]、[0056]段明确公开了在供电电压Vdd和地Vss之间连接有二极管串924和二极管925，并将其描述为“电源钳位”（power clamp）。其作用是在Vdd和Vss之间出现超过这些二极管串联正向导通压降（即第一阈值电压）的电压差时（例如在ESD事件中），提供导电路径，钳制该电压差，防止高压损坏被保护电路。这与目标专利中“主保护二极管…被配置为在地面与供电电压之间的电压差超过第一阈值电压时限制该电压差”的技术特征完全一致。因此，该技术特征被对比文件直接公开。 |
| **技术特征E《直接公开》**<br>以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。 | 说明书[0052]段：”ESD protection network 920 also includes diode 925 and diode string 924...”<br>说明书[0056]段：”Diode string 924 is shown as a power clamp in FIG. 10 because it provides a voltage drop that clamps the ESD pulse. Diode 925 can also be considered a power clamp in some embodiments because it provides a clamping voltage drop as well.”<br>图9、图10：明确显示了连接在Vdd和Vss之间的二极管串924和二极管925。 | 此特征与技术特征D在实质上描述的是同一电路元件及其功能。对比文件公开的二极管串924和二极管925，连接在Vdd和Vss之间，其作用就是在Vdd和Vss之间的电压差超过这些二极管的导通阈值（第二阈值电压）时，提供钳位作用，限制该电压差。说明书[0056]段明确将其称为“电源钳位”（power clamp）。这完全对应于目标专利中的“钳位电路”。因此，该技术特征被对比文件直接公开。 |
| **技术特征F《未公开》**<br>其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。 | 无相应记载。 | 对比文件仅公开了二极管923连接在RFin（通过电感921）和Vdd之间。对比文件完全没有描述或暗示该二极管923与任何具体晶体管（尤其是PMOS晶体管）的栅极和源极端子相连接，也未描述其具有限制某个特定晶体管栅源电压差的功能。该功能是目标专利中针对放大器内部PMOS晶体管的具体保护机制。因此，该技术特征未被对比文件公开。 |
| **技术特征G《未公开》**<br>其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。 | 无相应记载。 | 对比文件未公开任何将保护二极管直接连接在PMOS晶体管的源极和栅极之间的电路结构。其二极管923是连接在输入节点（RFin）和电源（Vdd）之间，而非跨接在某个晶体管的栅源两端。因此，该技术特征未被对比文件公开。 |
| **技术特征H《未公开》**<br>其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。 | 无相应记载。 | 对比文件未提及保护任何具体晶体管（如PMOS）的栅/源结。其保护机制是宏观的，通过为输入、电源、地之间提供ESD泄放路径来保护整个前端电路。没有针对内部晶体管具体结的保护描述。因此，该技术特征未被对比文件公开。 |
| **技术特征I《未公开》**<br>进一步包括：电阻器，与所述第一保护二极管串联耦合。 | 无相应记载。 | 对比文件图9所示的电路900中，二极管923没有与之串联的电阻器。对比文件全文也未描述或暗示在输入保护二极管路径上串联电阻器的方案。因此，该技术特征未被对比文件公开。 |
| **技术特征J《未公开》**<br>其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。 | 无相应记载。 | 对比文件中的电感器921连接在RFin和RF前端电路940的输入之间，位于信号路径上（参见图9）。它并非耦合在某个晶体管的源极和供电电压之间。目标专利中的退化电感器是直接插入到放大管（PMOS）的源极和电源轨之间，用于产生源极负反馈以稳定增益，其位置和功能与对比文件中的电感器921截然不同。因此，该技术特征未被对比文件公开。 |
| **技术特征K《未公开》**<br>进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。 | 无相应记载。 | 对比文件图9所示的ESD保护网络920中，没有二极管直接连接在输入端RFin和某个明确的“放大器输出端子”之间。其保护二极管（922, 923, 925, 924）均连接在RFin与电源/地或电源与地之间。因此，对比文件没有公开专门用于限制放大器输入和输出端子之间电压差的“第二保护二极管”。 |
| **技术特征L《未公开》**<br>其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。 | 无相应记载。 | 如特征K所述，对比文件未公开连接在输入和输出端子之间的第二保护二极管，自然也谈不上该二极管用于限制PMOS晶体管栅漏电压差的功能。因此，该技术特征未被对比文件公开。 |
| **技术特征M《未公开》**<br>其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。 | 无相应记载。 | 对比文件未公开任何将二极管连接在PMOS晶体管栅极和漏极之间的电路结构。因此，该技术特征未被对比文件公开。 |
| **技术特征N《隐含公开》**<br>进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。 | 说明书[0052]段：”RF front end circuitry 940 that includes a low noise amplifier...” | 同特征A的分析，对比文件公开了RF前端电路940包含一个低噪声放大器（LNA）。本领域技术人员公知，在CMOS工艺下，LNA通常采用CMOS结构实现，即同时包含PMOS和NMOS晶体管以构成互补放大电路（例如共源共栅结构、差分对等）。目标专利说明书也明确其放大器为CMOS放大器（参见[0001], [0021]段）。因此，虽然对比文件未明确文字记载“NMOS晶体管”，但基于其公开的“CMOS工艺背景”和“包含LNA的RF前端电路”，本领域技术人员可以毫无疑义地推断该LNA作为一个CMOS放大器，必然包含NMOS晶体管。因此，该技术特征被对比文件隐含公开。 |
| **技术特征O《未公开》**<br>进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。 | 无相应记载。 | 对比文件未公开任何连接在放大器输入端子和NMOS晶体管源极之间，并用于限制两者电压差的保护二极管。其保护二极管922连接在RFin（通过电感921）和Vss（地）之间，但Vss是全局地节点，并非特指某个NMOS晶体管的源极。目标专利中的“第三保护二极管”是专门为了保护NMOS晶体管的栅源结而跨接在其源极和栅极（即输入端）之间（参见[0031]段）。对比文件没有公开这种针对具体晶体管结的保护结构。因此，该技术特征未被对比文件公开。 |
<<<C>>><<<D>>><<<E>>>