对比文件名称：2011-07-12_发明授权_US07978454B1 ESD structure that protects against power-on and power-off ESD event
目标专利名称：164用于放大器的装置和方法CN107258054B
本次调用模型名称：DeepSeek-R1
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A《隐含公开》 | 对比文件图11及对应描述：[0100] Internal gate 1112 includes a PMOS transistor P4 and an NMOS transistor N4... [0101] ... PMOS transistor P4 has a substrate and a source connected to the VDD power supply line 810, a gate connected to I/O pin 714, and a drain. | 目标专利的PMOS晶体管（P1）被配置为放大输入信号并生成放大器的输出信号，构成反相放大器。对比文件中的PMOS晶体管P4是受ESD保护的反相器（gate 1112）的一部分，该反相器连接至I/O引脚714。本领域技术人员公知，反相器是基本的放大器电路，能够放大（反相）输入信号并生成输出信号。因此，尽管对比文件未明确描述P4的“放大”功能，但其作为反相器的组成部分，隐含了其放大信号的作用。 |
| 技术特征B《未公开》 | 对比文件全文中未提及“退化电感器”（degeneration inductor）或任何具有减小增益功能的电感器。 | 目标专利中的退化电感器用于减小放大器的增益，并改善线性度。对比文件（US07978454B1）专注于ESD保护电路结构，其公开的电路中不包含任何电感元件，更未提及使用电感器来减小或控制放大器增益的技术手段。因此，该技术特征未被对比文件公开。 |
| 技术特征C《未公开》 | 对比文件全文中未提及连接在放大器输入端子与供电电压之间、用于限制两者电压差的“第一保护二极管”。 | 目标专利的第一保护二极管（如保护二极管320）直接连接在PMOS晶体管的栅极（即放大器输入）与源极（耦合至供电电压）之间，用于限制此电压差以保护栅/源结。对比文件中虽有许多二极管（如上ESD二极管716、下ESD二极管718），但它们的功能是在ESD事件期间在不同节点（如引脚与esdPlus/ esdMinus环）之间提供放电路径，并非专门用于限制放大器输入端子与供电电压之间的稳态电压差以保护特定晶体管结。因此，该技术特征未被对比文件公开。 |
| 技术特征D《隐含公开》 | 对比文件图7及描述：[0072] ... upper ESD diodes 716... [0073] ... lower ESD diodes 718... [0074] ... EsdPlus rail 720 is connected to the cathodes of the upper ESD diodes 716, and esdMinus rail 722 is connected to the anodes of the lower ESD diodes 718. 通常，esdPlus环720连接至VDD，esdMinus环722连接至地（VSS），如[0008]、[0040]所述。 | 目标专利的“一个或多个主保护二极管”（如保护二极管302、303）在地面与供电电压之间的电压差超过阈值时限制该电压差。对比文件中的上ESD二极管（阳极接引脚，阴极接esdPlus环/VDD）和下ESD二极管（阴极接引脚，阳极接esdMinus环/VSS）共同构成了在引脚与电源/地之间的双向保护路径。当供电电压（VDD）与地（VSS）之间出现异常的ESD电压差时，通过相关引脚和这些二极管的组合，可以形成泄放路径，从而限制该电压差。虽然其连接方式和触发机制（通过引脚）与目标专利略有不同，但本领域技术人员可以理解，这些二极管在网络中起到了在电源和地之间超过阈值（二极管正向压降）时限制电压差的作用。因此，该技术特征被隐含公开。 |
| 技术特征E《直接公开》 | 对比文件图4、图7及描述：[0022] ... ESD switch 400... [0023] The switch portion of triggerswitch 400 is provided by NMOS transistor N2. Thus, when transistor N2 is turned on during an ESD event, transistor N2 essentially acts as a closed switch, ‘shorting’ esdPlus rail 120 to esdMinus rail 122. | 目标专利的钳位电路（如供电钳位器305）被配置为在供电电压与地面之间的电压差超过第二阈值电压时，限制该电压差。对比文件中的ESD开关电路（如triggerswitch 400，其开关部分为NMOS晶体管N2）直接连接在esdPlus环（通常接VDD）和esdMinus环（通常接VSS/地）之间。该开关在ESD事件期间（即esdPlus环与esdMinus环之间电压差迅速升高并超过其触发电路的阈值时）导通，形成低阻抗路径，从而钳位并限制供电电压与地之间的电压差。两者作用完全相同。因此，该技术特征被直接公开。 |
| 技术特征F《未公开》 | 对比文件全文中未提及连接在PMOS晶体管栅极与源极之间、用于限制两者电压差的保护二极管。 | 理由同技术特征C。该特征是第一保护二极管功能的进一步具体化。对比文件中不存在这样的二极管结构。 |
| 技术特征G《未公开》 | 对比文件全文中未提及将二极管直接连接在PMOS晶体管的源极端子与栅极端子之间。 | 理由同技术特征C和F。该特征是第一保护二极管的具体连接方式。对比文件中不存在这样的连接关系。 |
| 技术特征H《未公开》 | 对比文件全文中未提及用于保护PMOS晶体管栅/源结的保护二极管。 | 理由同技术特征C、F、G。该特征是第一保护二极管的功能目的。对比文件中未公开此目的或相应结构。 |
| 技术特征I《未公开》 | 对比文件全文中未提及与连接在PMOS晶体管栅极和源极之间的保护二极管串联的电阻器。 | 目标专利的电阻器（如402）与第一保护二极管（320）串联，用于耗散额外电压。对比文件中的电阻器（如R1、RA）用于其他目的（如RC定时、下拉），不与保护PMOS晶体管栅/源结的二极管串联。因此，该技术特征未被公开。 |
| 技术特征J《未公开》 | 对比文件全文中未提及“退化电感器”。 | 理由同技术特征B。该特征是退化电感器的具体连接位置。由于根本不存在退化电感器，该连接关系自然也未被公开。 |
| 技术特征K《未公开》 | 对比文件全文中未提及连接在放大器输入端子与输出端子之间、用于限制两者电压差的“第二保护二极管”。 | 目标专利的第二保护二极管（如321-323）用于限制输入与输出端子之间的电压差。对比文件中的二极管均连接在引脚与电源/地环之间，或用于其他目的（如ESD比较器中的寄生二极管），没有二极管被设置在相当于放大器输入与输出节点之间以限制其电压差。因此，该技术特征未被公开。 |
| 技术特征L《未公开》 | 对比文件全文中未提及用于限制PMOS晶体管栅极与漏极之间电压差的保护二极管。 | 理由同技术特征K。该特征是第二保护二极管功能的进一步具体化。对比文件中不存在这样的二极管。 |
| 技术特征M《未公开》 | 对比文件全文中未提及将二极管直接连接在PMOS晶体管的栅极端子与漏极端子之间。 | 理由同技术特征K和L。该特征是第二保护二极管的具体连接方式。对比文件中不存在这样的连接关系。 |
| 技术特征N《隐含公开》 | 对比文件图11及描述：[0100] Internal gate 1112 includes a PMOS transistor P4 and an NMOS transistor N4... NMOS transistor N4 has a substrate and a source connected to the ground line VSS, a gate connected to the gate of PMOS transistor P4, and a drain connected to the drain of PMOS transistor P4. | 目标专利的NMOS晶体管（N1）与PMOS晶体管（P1）共同构成CMOS放大器（反相器），基于输入信号生成输出信号。对比文件中的内部门电路1112明确为一个CMOS反相器，包含PMOS晶体管P4和NMOS晶体管N4，其栅极相连作为输入，漏极相连作为输出。这完全公开了一个CMOS放大器（反相器）的基本结构，其中NMOS晶体管被配置为基于输入信号生成输出信号。因此，该技术特征被隐含公开。 |
| 技术特征O《隐含公开》 | 对比文件图11及描述：[0073] ... lower ESD diodes 718... the cathode of each lower ESD diode 718 is connected to a pin 714. [0074] ... esdMinus rail 722 is connected to the anodes of the lower ESD diodes 718. 通常，esdMinus环722接地（VSS），如[0008]、[0040]所述。 | 目标专利的第三保护二极管（如保护二极管324）被配置为限制放大器输入端子与NMOS晶体管源极端子（通常接地）之间的电压差。对比文件中的下ESD二极管718，其阴极连接至引脚714，阳极连接至esdMinus环722（通常接地）。当引脚电压低于地电压（例如负ESD事件）时，该二极管正向偏置，将引脚电压钳位在地电位减去一个二极管压降，从而限制了引脚（可视为放大器输入）与地（即NMOS晶体管源极）之间的电压差。因此，该技术特征被隐含公开。 |
<<<E>>><<<a>>><<<d>>><<<n>>><<<o>>>