对比文件名称：2014-08-07_发明申请_US20140217511A1 SEMICONDUCTOR DEVICE HAVING AN ESD PROTECTION CIRCUIT
目标专利名称：用于放大器的装置和方法 CN107258054B
本次调用模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号。<br>《直接公开》 | 说明书第[0031]段：“The internal circuit illustrated in FIG. 6 includes a typical inverter circuit 25 in which the drain of the NMOS transistor 23 and the drain of the PMOS transistor 24 are mutually connected.” （图6所示的内部电路包括一个典型的反相器电路25，其中NMOS晶体管23的漏极和PMOS晶体管24的漏极相互连接。） | 对比文件图6公开了一个CMOS反相器电路（inverter circuit 25），该电路由PMOS晶体管24和NMOS晶体管23构成。反相器是基本的放大器单元，其功能就是放大并反相输入信号，并在输出端（两晶体管漏极互连点）生成放大后的输出信号。因此，对比文件直接公开了包含PMOS晶体管的放大器。 |
| **技术特征B**：退化电感器，被配置为减小所述放大器的增益。<br>《未公开》 | 对比文件全文未提及任何电感器（inductor）或用于减小增益的退化（degeneration）元件。 | 对比文件涉及的是输入端的ESD保护电路结构，其核心是电阻、寄生二极管和NMOS晶体管。整个文件中没有描述任何电感元件，更没有描述使用电感器来减小放大器增益的技术手段。因此，本领域技术人员无法从对比文件直接或隐含地得出该技术特征。 |
| **技术特征C**：第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差。<br>《直接公开》 | 1. 说明书第[0021]段：“In the diode 14 an anode is connected to the diffusion resistor 12 and a cathode is connected to the power supplying terminal.” （在二极管14中，阳极连接到扩散电阻12，阴极连接到电源端子。）<br>2. 说明书第[0031]段及图6：“...protection diodes 26 and 27...”（保护二极管26和27...）。图6显示二极管26的阳极连接输入端子11，阴极连接电源端子VDD。 | 对比文件明确公开了连接在输入端子和电源端子之间的二极管。如图1和图6所示，二极管14或保护二极管26的阴极接电源（VDD），阳极通过电阻（12或13）连接到输入端子11。根据其工作原理（见[0025]、[0034]段），当输入端出现正ESD脉冲时，该二极管会正向导通，从而将输入电压钳位在“电源电压+二极管正向压降”的水平，这实质上限定了输入端子与供电电压之间的电压差。因此，该特征被直接公开。 |
| **技术特征D**：一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差。<br>《隐含公开》 | 说明书第[0021]段：“...through the diode 14 disposed between the input terminal and the power supply terminal and also through the diode 21 whose cathode is connected to the power supplying terminal and whose anode is connected to the ground terminal...” （...通过设置在输入端子和电源端子之间的二极管14，以及通过阴极连接到电源端子且阳极连接到接地端子的二极管21...） | 对比文件公开了二极管21（阴极接电源VDD，阳极接地）。根据其描述（[0025]段），该二极管与二极管14共同构成从输入到地的放电路径（path 20）。本领域技术人员可以理解，在ESD事件中，当电源（VDD）与地（GND）之间的电压差（例如，电源端出现负压或地端出现正压）超过二极管21的反向击穿电压或其正向导通电压时，二极管21会导通，从而提供一条电流路径以泄放电荷，这实质上起到了限制VDD与GND之间电压差的作用。该阈值由二极管21的击穿电压或正向电压决定。因此，该特征被隐含公开。 |
| **技术特征E**：以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。<br>《直接公开》 | 说明书第[0029]段：“...where a protection device between the power supplying terminal and the ground terminal is an NMOS transistor 22, whose gate is grounded to turn off, and which is formed on the P-type semiconductor substrate. Since the NMOS transistor 22 has the gate which is connected to the ground, the breakdown voltage thereof can be made lower than that of the diode constructed from the same impurity concentrations.” （...其中电源端子和接地端子之间的保护装置是NMOS晶体管22，其栅极接地以关闭，并且形成在P型半导体衬底上。由于NMOS晶体管22的栅极连接到地，其击穿电压可以做得比由相同杂质浓度构成的二极管的击穿电压更低。） | 对比文件明确公开了连接在电源端子（VDD）和接地端子（GND）之间的NMOS晶体管22，其栅极接地。当VDD和GND之间的电压差超过该NMOS晶体管的击穿电压（即第二阈值电压）时，其漏-衬底PN结会发生雪崩击穿，形成从VDD到GND的低阻通路，从而将VDD-GND间的电压钳位在击穿电压附近。这与目标专利中“钳位电路”的功能完全相同。因此，该特征被直接公开。 |
| **技术特征F**：其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。<br>《未公开》 | 对比文件中保护二极管14或26连接在输入端11与电源VDD之间（见特征C论述）。虽然图6中PMOS晶体管24的栅极通过电阻13连接到输入端11，其源极连接到VDD，但二极管26并非直接连接在PMOS晶体管24的栅极和源极之间。 | 在目标专利中，第一保护二极管（如320）直接跨接在PMOS晶体管的栅极和源极之间，直接保护栅源结。而在对比文件中，二极管26连接在输入节点（与PMOS栅极通过电阻相连）和电源VDD（PMOS源极）之间。虽然当输入端电压过高时，该二极管导通可能间接影响PMOS栅源电压，但其主要作用和连接关系是限制“输入-电源”间的电压，而非专门、直接地限制“PMOS栅-源”间的电压。本领域技术人员不能毫无疑义地或通过合理推断得出对比文件的二极管具有所述“进一步”的、直接限制PMOS栅源电压的功能。因此，该特征未被公开。 |
| **技术特征G**：其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。<br>《未公开》 | 同技术特征F。对比文件图6显示二极管26连接在VDD（电源，也是PMOS 24的源极）和输入节点（通过电阻13连接至PMOS 24栅极）之间，但并非直接连接在PMOS晶体管24的源极和栅极端子这两个端子之间。 | 该特征限定了第一保护二极管的物理连接位置是“在PMOS晶体管的源极端子与栅极端子之间”。对比文件中的二极管26一端接VDD（即PMOS源极电位点），另一端接输入节点。虽然输入节点通过电阻13连接到PMOS栅极，但二极管并未直接耦合在PMOS的栅极和源极两个端子之间，中间存在电阻13。这种连接关系与目标专利中二极管直接并联在栅源两端（如图3中D320）的结构不同。因此，该连接关系未被对比文件公开。 |
| **技术特征H**：其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。<br>《未公开》 | 说明书第[0034]段：“The protection caused by the conventional measure, however, only covers the gate portion of the NMOS transistor and the PMOS transistor constructing the inverter circuit 25.” （然而，由传统措施提供的保护仅覆盖构成反相器电路25的NMOS晶体管和PMOS晶体管的栅极部分。） | 对比文件承认其图6中的传统保护二极管26和27仅保护反相器中晶体管的“栅极部分”（gate portion），结合上下文，这指的是防止栅氧化层击穿，而非特指保护“栅/源结”。目标专利的特征H明确限定了保护“栅/源结”（gate-source junction），这是晶体管的一个特定PN结。对比文件既未描述二极管26具有此特定功能，也未描述其直接跨接在栅源两端以实现此功能的结构。因此，该特征未被公开。 |
| **技术特征I**：进一步包括：电阻器，与所述第一保护二极管串联耦合。<br>《直接公开》 | 说明书第[0020]段：“An ESD protection circuit 10 ... has a P-type diffusion resistor 12, a resistor 13, a diode 14...” （ESD保护电路10...具有P型扩散电阻12、电阻器13、二极管14...）。图1和图6均显示电阻（12或13）与二极管（14或26）串联在输入端子路径上。 | 对比文件明确公开了其ESD保护电路中包含电阻器（如扩散电阻12或电阻13），并且这些电阻器与保护二极管（14或26）串联连接。例如，图1中二极管14与扩散电阻12串联；图6中保护二极管26与电阻13串联。这直接公开了“电阻器与第一保护二极管串联耦合”的特征。 |
| **技术特征J**：其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。<br>《未公开》 | 同技术特征B。对比文件全文未提及任何电感器，更没有描述电感器连接在PMOS源极和电源之间。 | 该特征限定了退化电感器的具体连接位置。由于对比文件根本未公开任何电感器，自然也不可能公开该电感器与PMOS晶体管源极和供电电压之间的具体耦合关系。因此，该特征未被公开。 |
| **技术特征K**：进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。<br>《未公开》 | 对比文件图6公开的保护二极管27连接在输入端子11和地（GND）之间。对比文件全文未提及在放大器输入端子与输出端子之间连接保护二极管。 | 目标专利的第二保护二极管（如321-323）连接在输入和输出端之间，用于限制两者之间的电压差，主要保护栅漏结。对比文件的保护电路结构完全不同，其二极管27连接在输入和地之间，用于限制输入对地的电压差。本领域技术人员无法从对比文件直接得出，也无法通过合理推理推断出在输入和输出端之间设置二极管的必要性或技术启示。因此，该特征未被公开。 |
| **技术特征L**：其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。<br>《未公开》 | 同技术特征K。对比文件未公开连接在输入和输出之间的二极管，因此也不可能公开该二极管用于限制PMOS晶体管栅极和漏极之间电压差的功能。 | 该特征限定了第二保护二极管的具体功能。由于对比文件未公开连接在输入和输出端子之间的二极管（特征K未公开），因此该二极管所衍生的“限制PMOS栅漏电压差”这一具体功能也必然未被公开。 |
| **技术特征M**：其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。<br>《未公开》 | 同技术特征K、L。对比文件未公开这样的连接结构。 | 该特征限定了第二保护二极管的具体连接位置。对比文件中的任何二极管均未以这种方式连接。图6中PMOS晶体管24的漏极是输出节点，其栅极通过电阻13连接输入节点，两者之间没有直接连接二极管。因此，该特征未被公开。 |
| **技术特征N**：进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。<br>《直接公开》 | 说明书第[0031]段：“The internal circuit illustrated in FIG. 6 includes a typical inverter circuit 25 in which the drain of the NMOS transistor 23 and the drain of the PMOS transistor 24 are mutually connected.” （图6所示的内部电路包括一个典型的反相器电路25，其中NMOS晶体管23的漏极和PMOS晶体管24的漏极相互连接。） | 对比文件图6明确公开了反相器电路25，该电路由PMOS晶体管24和NMOS晶体管23共同组成一个CMOS反相器。NMOS晶体管23的栅极与PMOS晶体管24的栅极共同接收输入信号，两者的漏极互连作为输出信号。因此，NMOS晶体管是构成该CMOS放大器（反相器）并基于输入信号生成输出信号的重要组成部分。该特征被直接公开。 |
| **技术特征O**：进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。<br>《隐含公开》 | 说明书第[0031]段及图6：“...protection diodes 26 and 27, a PMOS transistor whose gate is connected to the power supply terminal and an NMOS transistor whose gate is connected to the ground terminal...” （...保护二极管26和27，一个栅极连接到电源端子的PMOS晶体管和一个栅极连接到接地端子的NMOS晶体管...）。图6显示保护二极管27的阳极接地，阴极接输入端子11。 | 对比文件图6公开了保护二极管27，其连接在输入端子11和地（GND）之间。在图6的CMOS反相器25中，NMOS晶体管23的源极是接地的。因此，限制输入端子11与地（GND）之间的电压差，实质上就是限制了输入端子11与NMOS晶体管23的源极端子（接地）之间的电压差。虽然二极管27并非直接连接在输入和NMOS源极两个端子上，但其连接关系（输入-地）所实现的功能，完全涵盖了“限制放大器的输入端子与NMOS晶体管的源极端子之间的电压差”这一技术效果。本领域技术人员可以合理推断出这一点。因此，该特征被隐含公开。 |
<<<A>>><<<C>>><<<E>>><<<I>>><<<N>>><<<d>>><<<o>>>