对比文件名称：2013-07-09_发明授权_US08482888B2 ESD block with shared noise optimization and CDM ESD protection for RF circuits
目标专利名称：164用于放大器的装置和方法CN107258054B
本次调用的模型名称：DeepSeek
根据目标专利说明书及权利要求，结合对比文件US08482888B2的内容，现对各技术特征进行比对分析如下：
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A《未公开》**<br>包括：PMOS晶体管，被配置为放大输入信号并且生成所述放大器的输出信号 | 对比文件图3及说明书[0021]段描述了LNA 112，其中包含NMOS晶体管M1作为放大器件。原文提到：“...a LNA 112... Specifically, the anode of the diode 130 is directly coupled to the source terminal of NMOS M1...”。 | 目标专利权利要求明确限定放大器包括“PMOS晶体管”。对比文件公开的放大器（LNA）核心放大器件是NMOS晶体管（M1）。虽然PMOS和NMOS同属MOS晶体管，但二者是导电类型相反的器件，在电路结构、偏置条件和电流方向等方面存在本质区别。本领域技术人员无法从对比文件公开的NMOS放大器毫无疑义地或通过合理推断得出使用PMOS晶体管作为核心放大器的技术方案。因此，该特征既未被直接公开，也未被隐含公开。 |
| **技术特征B《直接公开》**<br>退化电感器，被配置为减小所述放大器的增益 | 对比文件图3及说明书[0021]段。电路图显示了源极退化电感器Ls。说明书[0021]段提到：“...the source terminal of NMOS M1 above the source inductor Ls...”。虽然未明确说明其作用是“减小增益”，但源极退化电感器（Source Degeneration Inductor）在LNA电路中的公知作用之一就是通过引入负反馈来降低增益、提高线性度和改善输入匹配。 | 对比文件图3明确公开了连接在NMOS晶体管M1源极的退化电感器Ls。在射频低噪声放大器（LNA）领域，源极退化电感器是常用技术手段，其一个基本作用和效果就是减小放大器的增益（以换取更好的噪声系数、线性度等性能）。本领域技术人员在看到对比文件中的Ls时，能够毫无疑义地理解其作为退化电感器，必然起到减小放大器增益的作用。因此，该技术特征被对比文件直接公开。 |
| **技术特征C《未公开》**<br>第一保护二极管，被配置为限制所述放大器的输入端子与供电电压之间的电压差 | 对比文件图3及说明书[0021]段公开了二极管130：“...a single diode 130 coupled between the source and gate terminals of NMOS M1.”。其连接关系是：阴极接栅极（RF输入），阳极接源极。 | 目标专利中，技术特征C的“第一保护二极管”指代的是保护二极管320（见图3、4），其作用是“限制所述放大器的输入端子与供电电压之间的电压差”。在目标专利中，该二极管连接在PMOS晶体管P1的栅极（接输入）和源极（接供电电压VDD）之间。对比文件中的二极管130连接在NMOS晶体管M1的栅极（接输入RFIN）和源极（接电源VSS，即地）之间。虽然都是连接在输入与一个电源节点之间，但目标专利的电源节点是供电电压VDD（高电位），而对比文件是VSS（地，低电位）。两者保护的电压差方向（输入对VDD，输入对VSS）和针对的晶体管类型（PMOS栅源、NMOS栅源）均不同。本领域技术人员无法从对比文件直接或隐含地得到“限制输入与供电电压（VDD）之间电压差”的技术特征。 |
| **技术特征D《直接公开》**<br>一个或多个主保护二极管，被配置为在地面与所述供电电压之间的电压差超过第一阈值电压时限制地面与所述供电电压之间的所述电压差 | 对比文件图3及说明书[0021]段。电路图显示了“dual-diode circuit 114”和“power clamp circuit 116”。说明书[0021]段描述：“The RF circuit 100 includes a LNA 112 and a primary ESD protection circuit having a power clamp circuit 116 and a dual-diode circuit 114...”。双二极管电路114连接在RF输入与VDD/VSS之间，与电源钳位116共同构成主ESD保护。 | 对比文件明确公开了由双二极管电路114和电源钳位116组成的主ESD保护电路。该主保护电路连接在电源VDD和地VSS之间，其作用正是在VDD与VSS（即地面）之间出现超过二极管正向导通电压或钳位电压的ESD电压差时，提供泄放路径，从而限制该电压差。这完全对应于目标专利中“主保护二极管”的功能。因此，该技术特征被对比文件直接公开。 |
| **技术特征E《直接公开》**<br>以及钳位电路，被配置为在所述供电电压与地面之间的电压差超过第二阈值电压时限制所述供电电压与地面之间的所述电压差。 | 对比文件图3及说明书[0021]段。明确指出主ESD保护电路包括“a power clamp circuit 116”。 | 对比文件明确公开了“power clamp circuit 116”（电源钳位电路）。电源钳位电路是ESD保护中的标准部件，其核心功能就是在电源（VDD）和地（VSS）之间的电压差超过其设计阈值（触发电压）时导通，以钳位该电压差，防止内部电路受损。这与目标专利中“钳位电路”的作用完全相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征F《未公开》**<br>其中所述第一保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与源极端子之间的电压差。 | 对比文件说明书[0021]段描述了二极管130连接在NMOS M1的栅极和源极之间，用于CDM ESD保护。 | 目标专利中，技术特征F是技术特征C的进一步限定，明确该第一保护二极管用于限制“PMOS晶体管的栅源电压差”。对比文件中的二极管130连接在“NMOS”晶体管的栅极和源极之间，用于限制NMOS的栅源电压差。两者保护的对象（PMOS vs NMOS）不同。尽管“限制栅源电压差”这一保护思想相似，但具体的保护对象（晶体管类型）是权利要求明确限定的区别特征。因此，该具体限定未被对比文件公开。 |
| **技术特征G《未公开》**<br>其中所述第一保护二极管耦合在所述PMOS晶体管的源极端子与所述PMOS晶体管的栅极端子之间。 | 对比文件说明书[0021]段：“...a single diode 130 coupled between the source and gate terminals of NMOS M1.” | 该特征限定了第一保护二极管的具体连接关系：在PMOS晶体管的源极和栅极之间。对比文件公开的二极管130是连接在NMOS晶体管（M1）的源极和栅极之间。连接结构类似，但连接的器件类型不同（PMOS与NMOS）。该具体的连接客体未被公开。 |
| **技术特征H《未公开》**<br>其中所述第一保护二极管进一步被配置为保护所述PMOS晶体管的栅/源结。 | 对比文件说明书[0021]段指出二极管130提供CDM ESD保护。 | 该特征限定了第一保护二极管的具体保护对象：PMOS晶体管的栅/源结。对比文件中二极管130保护的是NMOS晶体管M1的栅/源结。保护的具体结类型（PMOS栅源结）未被公开。 |
| **技术特征I《未公开》**<br>进一步包括：电阻器，与所述第一保护二极管串联耦合。 | 对比文件全文未提及与二极管130串联的电阻器。图3、4、5、6所示的电路中，二极管130均直接连接在M1的栅极和源极之间，未串联任何电阻。 | 目标专利图4和说明书[0033]段公开了与保护二极管（如320）串联的电阻器（如402）。该电阻器用于耗散额外电压，是目标专利的一个具体实施方式。对比文件中完全没有公开在保护二极管上串联电阻器的技术特征。因此，该特征未被公开。 |
| **技术特征J《未公开》**<br>其中所述退化电感器耦合在所述PMOS晶体管的源极端子与所述供电电压之间。 | 对比文件图3显示退化电感器Ls耦合在NMOS晶体管M1的源极端子与地（VSS）之间。 | 该特征限定了退化电感器在电路中的具体连接位置：在PMOS晶体管的源极与供电电压（VDD）之间。对比文件公开的退化电感器Ls连接在NMOS晶体管的源极与地（VSS）之间。两者连接的位置（源极到VDD vs 源极到VSS）和涉及的晶体管类型均不同。因此，该具体的连接关系未被公开。 |
| **技术特征K《未公开》**<br>进一步包括：第二保护二极管，被配置为限制所述放大器的所述输入端子与所述放大器的输出端子之间的电压差。 | 对比文件全文未公开连接在放大器输入端子和输出端子之间的保护二极管。图3所示电路仅有一个二极管130连接在输入（栅极）和源极之间。 | 目标专利中的“第二保护二极管”指代的是保护二极管321-323（见图3），其连接在输入端子340和输出端子341之间，用于限制输入输出之间的电压差。对比文件的ESD保护方案中不存在这样的二极管。因此，该特征未被公开。 |
| **技术特征L《未公开》**<br>其中所述第二保护二极管进一步被配置为限制所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间的电压差。 | 对比文件全文未公开相关配置。 | 该特征依赖于技术特征K的“第二保护二极管”存在。由于对比文件未公开连接在输入和输出之间的保护二极管，自然也未公开该二极管用于限制PMOS晶体管栅漏电压差的功能。因此，该特征未被公开。 |
| **技术特征M《未公开》**<br>其中所述第二保护二极管耦合在所述PMOS晶体管的栅极端子与所述PMOS晶体管的漏极端子之间。 | 对比文件全文未公开相关连接。 | 同上，该具体的连接关系未被对比文件公开。 |
| **技术特征N《未公开》**<br>进一步包括：NMOS晶体管，被配置为基于所述输入信号生成所述放大器的所述输出信号，其中所述放大器是CMOS放大器。 | 对比文件图3及说明书[0021]段公开了包含NMOS晶体管M1的放大器（LNA）。 | 目标专利权利要求特征N限定了放大器“进一步包括NMOS晶体管”，并且“所述放大器是CMOS放大器”。根据目标专利说明书图3、4及[0022]段，其CMOS放大器是由PMOS晶体管P1和NMOS晶体管N1共同组成的反相器（互补推挽）结构。而对比文件公开的放大器（LNA 112）是仅包含NMOS晶体管M1的单管共源放大器结构，并非CMOS（互补对称金属氧化物半导体）放大器。因此，对比文件未公开“CMOS放大器”这一整体结构。 |
| **技术特征O《隐含公开》**<br>进一步包括：第三保护二极管，被配置为限制所述放大器的所述输入端子与所述NMOS晶体管的源极端子之间的电压差。 | 对比文件图3及说明书[0021]段：“...a single diode 130 coupled between the source and gate terminals of NMOS M1.” 二极管130的阳极接源极，阴极接栅极（即输入RFIN）。 | 目标专利中的“第三保护二极管”指代的是保护二极管324（见图3），其连接在NMOS晶体管N1的源极和栅极（接输入）之间，用于限制输入与NMOS源极之间的电压差。对比文件中的二极管130同样连接在NMOS晶体管M1的源极和栅极（输入）之间。当输入端子（RFIN，接栅极）电压相对于NMOS源极电压为负，且差值超过二极管正向压降时，二极管130将正向导通，从而将输入端子电压钳位在（源极电压 - Vf），这实质上限制了“输入端与NMOS源极端子”之间的电压差。虽然对比文件未用完全相同文字描述此功能，但本领域技术人员根据二极管130的连接位置和二极管的基本电气特性（正向导通钳位电压），能够毫无困难地推断出该二极管必然起到限制其两端电压，即“放大器输入端子与NMOS晶体管源极端子之间电压差”的作用。因此，该技术特征被对比文件隐含公开。 |
<<<B>>><<<D>>><<<E>>><<<o>>>