对比文件名称：2002-03-19_US6359829B_发明授权_US06359829B1 Magnetic memory
目标专利名称：混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存CN106463167B
模型名称：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A. 包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元** <br>**《直接公开》** | 说明书第1栏第1-3行：“The invention relates to a magnetic memory of the random access type (MRAM) containing a memory cell array consisting of a multiplicity of memory cells which are disposed in the form of a matrix at the points of intersection of word lines and sense lines...” <br>图3显示了由字线3和感测线4交叉点处的多个存储器单元1组成的存储器单元阵列。 | 对比文件公开了一种磁随机存取存储器(MRAM)，其包含由多个存储器单元(即磁阻随机存取存储器位单元)构成的存储器单元阵列，这些单元以矩阵形式排列在字线和感测线的交叉点。该阵列必然包含多个位单元，并且这些位单元通过共享的字线和感测线在电气上互连，构成了权利要求中所述的“第一多个”和“第二多个”位单元。本领域技术人员可以直接且毫无疑义地确定该阵列包含权利要求所限定的结构。 |
| **B. 以及多个感测放大器，** <br>**《直接公开》** | 说明书第3栏第4-8行：“The sense lines 4 are in each case connected to write current sources 13 via write current switches 13A and to sense line amplifier circuits 12 via read switches 12B.” <br>图3、5、6、7、8、9、11、12均显示了感测线放大器电路12。 | 对比文件明确公开了感测线放大器电路(sense line amplifier circuits)，其功能是将从选定的存储器单元读取的信号（电流或电压）进行放大和处理。在本领域中，感测线放大器电路即对应于感测放大器。因此，权利要求中的“多个感测放大器”这一特征被对比文件直接公开。 |
| **C. 其具有差分感测放大器和单端感测放大器，** <br>**《直接公开》** | 说明书第6栏第17-21行：“The comparator circuit 16 further processes the two signals Vr and Vs to form the measurement signal Vm.” <br>图5-12均显示了比较器电路16，该电路接收来自感测线放大器电路12的感测信号Vs和来自参考放大器电路18的参考信号Vr，并输出测量信号Vm。 | 对比文件明确公开了比较器电路16，其将感测信号Vs与参考信号Vr进行比较。这种比较两个信号以确定其差异的电路，在本领域即对应于差分感测放大器（差分放大器）。同时，对比文件中的感测线放大器电路12将单个存储器单元的感测信号（相对于地或参考电平）进行放大，这构成了单端感测放大器。因此，对比文件直接公开了同时具备差分感测（通过比较器16）和单端感测（通过感测线放大器12）的电路配置。 |
| **D. 其中所述磁阻随机存取存储器位单元阵列是均匀的，** <br>**《直接公开》** | 说明书第1栏第1-3行：“...a memory cell array consisting of a multiplicity of memory cells which are disposed in the form of a matrix at the points of intersection of word lines and sense lines...” <br>图1-3、5-12所示的阵列均为规则矩阵排列。 | 对比文件公开的存储器单元阵列（memory cell array）由多个存储器单元以矩阵形式排列构成。这种矩阵排列方式，对于本领域技术人员而言，意味着阵列在物理结构上是规则且均匀的，即单元在行和列方向上是周期性重复的，共享相同的布线（字线和感测线）和基本单元结构。因此，该阵列是“均匀的”这一特征被直接公开。 |
| **E. 其中所述多个感测放大器的配置是不均匀的，** <br>**《未公开》** | 无相应内容。 | 对比文件公开的感测放大器（即感测线放大器电路12和参考放大器电路18）配置是均匀的。例如，在图3、5、9等附图中，每个感测线连接一个感测线放大器电路12，用于读取该列上的任一选定单元。参考放大器电路18专用于处理参考单元的信号。所有感测放大器的功能和连接方式在整个阵列中是一致的，并未公开权利要求中所述的“不均匀的”配置，即某些感测放大器以差分模式连接多个位单元（如目标专利图3中的差分快区），而另一些以单端模式连接单个位单元（如目标专利图3中的单端慢区）。 |
| **F. 其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器，** <br>**《未公开》** | 无相应内容。 | 对比文件中，感测线放大器电路12（单端感测放大器）通过感测线连接到该列上的所有存储器单元（见说明书第3栏第4-8行及图3）。当读取一个单元时，该单元被选中，其信号通过该列的感测线放大器电路12读出。但这个过程是动态选择，并非将一个特定的、固定的位单元永久性地、专门地耦合到一个单端感测放大器上。此外，对比文件中没有明确划分出“第一多个”和“第二多个”位单元，并将其中的“至少一个”固定连接到单端感测放大器。该特征未被公开。 |
| **G. 以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。** <br>**《未公开》** | 无相应内容。 | 对比文件中的差分感测（通过比较器电路16实现）是将一个选定的待读取存储器单元（如图9中的1A）的信号与一个参考单元（如图9中的1R）的信号进行比较。参考单元1R是专门用于提供参考信号的特定单元，而不是从存储阵列中任意选择的两个普通存储单元。权利要求中“至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器”指的是两个普通存储单元直接进行比较以进行差分感测（如目标专利图1所示）。对比文件并未公开这种将两个普通存储单元直接配对进行差分读出的架构。 |
| **H. 其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。** <br>**《未公开》** | 无相应内容。 | 对比文件描述的MRAM基于磁性隧道结（MTJ）和磁场感应写入/读取原理（例如，通过字线和感测线电流产生的磁场来改变磁化方向，见说明书第2栏第58行-第3栏第4行）。说明书及附图中均未提及“自旋力矩转移”（Spin Transfer Torque, STT）这一特定的写入技术。自旋力矩转移是MRAM技术发展的一个特定分支，涉及通过自旋极化电流直接翻转磁矩。对比文件没有公开或暗示其存储器单元阵列是STT-MRAM阵列。 |
| **I. 其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。** <br>**《直接公开》** | 说明书第1栏第1-2行：“...a magnetic memory of the random access type (MRAM)...”，以及第2栏第58行-第3栏第4行描述了通过改变磁化方向来存储信息的原理。图1和图2分别展示了基于MTJ和基于多层膜堆叠的磁阻存储器单元。 | 对比文件明确其发明涉及磁随机存取存储器（MRAM）。MRAM的核心原理是利用磁性材料磁化方向（翻转）的不同状态来存储数据，磁阻的变化反映了这种“翻转”。说明书详细描述了基于磁性隧道结（MTJ）的存储单元（图1）和多层膜堆叠的存储单元（图2），这两种都是实现“翻转磁阻随机存取存储器”的具体技术手段。因此，对比文件公开的存储器单元阵列就是翻转磁阻随机存取存储器阵列。 |
| **J. 其特征在于，所述单端感测放大器进一步耦合至参考单元。** <br>**《未公开》** | 对比文件中，参考单元（如1R, 17）产生的参考信号（Vr）是通过参考放大器电路18处理后，输入到比较器电路16（差分感测放大器）中，与来自感测线放大器电路12的感测信号（Vs）进行比较（见图5、9及相应描述）。 | 在对比文件中，参考单元是用于为**差分感测**（比较器电路16）提供参考信号的。权利要求中的特征J限定了“单端感测放大器进一步耦合至参考单元”，这意味着一个独立的、非差分模式的感测放大器直接使用参考单元的信号作为其单端比较的基准（如目标专利图2所示）。对比文件没有公开这种单端感测放大器单独耦合至参考单元的配置。其单端感测放大器（感测线放大器电路12）在读取时并未直接耦合到一个固定的参考单元，而是将信号输出给差分比较器。 |
| **K. 其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。** <br>**《未公开》** | 无相应内容。 | 该特征限定了基于感测方式（单端 vs. 差分）划分的高速缓存区域具有不同的性能（速度）。这是目标专利为了在统一的MRAM阵列中实现混合高速缓存架构（快区与慢区）所设定的技术效果。对比文件全文没有对不同的感测方式（单端放大与差分比较）所对应的读取速度进行任何比较或区分，也没有将阵列划分为具有不同速度性能的部分。该特征未被公开。 |
| **L. 其中所述混合高速缓存架构被集成到至少一个半导体管芯中。** <br>**《隐含公开》** | 说明书第1栏第1行提及“magnetic memory”，以及全文描述的电路结构（如放大器、比较器、开关等）均为集成电路组件。作为本领域的公知常识，此类存储器电路通常制造在半导体衬底/管芯上。 | 对比文件描述的是一个完整的磁存储器（MRAM）装置，包括存储器单元阵列、寻址电路、评估电路（含放大器、比较器）等。虽然说明书没有明确写出“集成到至少一个半导体管芯中”，但对于本领域技术人员而言，将如此复杂的集成电路（特别是涉及晶体管、布线、磁性隧道结等）制造在半导体晶圆/管芯上是实现该发明的必然且唯一合理的方式。因此，可以毫无疑义地推断，该磁存储器架构是集成在至少一个半导体管芯中的。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<I>>><<<l>>>