对比文件名称：2010-05-18_US7719882B_发明授权_US07719882B2 Advanced MRAM design
目标专利名称：257混合单端和差分感测的混合磁阻只读存储器(MRAM)高速缓存CN106463167B
模型名称：DeepSeek
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：混合高速缓存架构，其具有：磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元。 <br>**判断结果：《直接公开》** | 段落[0030]：“In accordance with the disclosed principles, the integrated memory chip 400 includes two memory cell arrays 410, 420, such as MRAM device arrays. More precisely, a first memory cell array 410 comprises an array of high-speed memory cells, such as NT1R memory cells, while a second memory cell array 420 comprises an array of high-density memory cells, such as 1TNR memory cells.” <br>段落[0047]：“The MRAM array 410 in FIG. 14 comprises data lines D1 and D2, bit lines B1 and B2, and word lines W1 and W2. MTJ memory devices 61A, 61B, 61C, and 61D are connected in parallel between node 63 and word line W1... The four MTJ memory devices 61A to 61D are each allocated to the node 63.” | 对比文件公开了一种在同一集成电路芯片（即混合高速缓存架构）上集成的MRAM存储芯片，该芯片包含两个存储器阵列：高速存储器阵列410和高密度存储器阵列420。高速阵列410包含第一多个MRAM位单元（例如，NT1R单元），高密度阵列420包含第二多个MRAM位单元（例如，1TnR单元）。这两个阵列在芯片上是相邻且集成的，共同构成了一个混合存储器架构。因此，对比文件直接公开了“混合高速缓存架构，其具有磁阻随机存取存储器位单元阵列，其具有第一多个磁阻随机存取存储器位单元和耦合至所述第一多个磁阻随机存取存储器位单元的第二多个磁阻随机存取存储器位单元”这一技术特征。 |
| **技术特征B**：以及多个感测放大器。 <br>**判断结果：《直接公开》** | 段落[0047]：“In addition, a sensing circuit 2010 detects the current flowing through bit lines B1 and B2 when performing a read operation.” <br>段落[0048]：“In addition, a sensing circuit 2410 detects the current flowing through bit lines B1 and B2.” <br>段落[0051]：“In addition, a sensing circuit 2510 detects the current flowing through bit lines B1 and B2.” | 对比文件在描述其MRAM阵列（图14、15、16）时，明确提及了用于读取操作的“sensing circuit”（检测电路），例如2010、2410、2510。在本领域中，用于检测位线电流以确定存储单元状态的电路即为感测放大器。由于存在多个这样的阵列和检测电路，因此对比文件直接公开了“多个感测放大器”这一技术特征。 |
| **技术特征C**：其具有差分感测放大器和单端感测放大器。 <br>**判断结果：《未公开》** | 对比文件中未发现明确记载“差分感测放大器”（differential sense amplifier）和“单端感测放大器”（single-ended sense amplifier）的内容。其“sensing circuit”的功能是检测流过位线的电流以读取数据，但未具体说明其感测架构是差分还是单端。 | 目标专利的核心创新点之一在于在同一均匀的MRAM位单元阵列中，混合使用差分感测和单端感测两种不同的感测方案，以实现高速区和低速区的划分。对比文件虽然公开了具有不同性能（高速vs高密度）的阵列，但其性能差异源于位单元结构本身的不同（如1T1R vs 1TnR），而非感测方式的差异。对比文件全文未提及“差分感测”或“单端感测”的概念，也未在电路描述中体现出这两种感测架构的共存。因此，对比文件既未直接公开也未隐含公开技术特征C。 |
| **技术特征D**：其中所述磁阻随机存取存储器位单元阵列是均匀的。 <br>**判断结果：《未公开》** | 段落[0030]：“a first memory cell array 410 comprises an array of high-speed memory cells, such as NT1R memory cells, while a second memory cell array 420 comprises an array of high-density memory cells, such as 1TNR memory cells.” <br>段落[0031]：“In exemplary embodiments, the high-speed memory cell array 410 may comprise an array 410 of 1T1R memory cells, while the high-density memory cell array 420 may comprise an array 420 of 1T2R memory cells. In other embodiments, the high-speed memory cell array 410 may comprise an array 410 of 2T1R memory cells, while the high-density memory cell array 420 may comprise an array 420 of 1T4R memory cells.” | 目标专利强调其MRAM位单元阵列是“均匀的”，即阵列中的所有位单元在物理结构和类型上是相同的。而对比文件明确区分了两种不同类型的阵列：高速阵列（如1T1R或2T1R）和高密度阵列（如1T2R或1T4R）。这两种阵列在位单元与开关晶体管的比例（即基本结构）上存在本质不同，因此整个芯片上的位单元阵列不是均匀的。对比文件未公开一个由相同类型位单元构成的均匀阵列。 |
| **技术特征E**：其中所述多个感测放大器的配置是不均匀的。 <br>**判断结果：《未公开》** | 参见对特征C和D的论述。对比文件未公开在同一均匀阵列中使用不同类型的感测放大器（差分和单端）。其感测电路（sensing circuit）是分别配置给不同类型阵列的，但未描述这些感测放大器在配置上（例如，连接位单元的数量、类型）有何“不均匀”性。目标专利的“不均匀配置”特指在均匀阵列上，一些感测放大器以差分方式连接两个位单元，而另一些以单端方式连接一个位单元（可能加参考单元）。这种特定的配置差异在对比文件中没有依据。 | 由于对比文件未公开技术特征C（具有差分和单端感测放大器），因此也就不存在由这两种感测放大器带来的“配置不均匀”的问题。对比文件中感测电路与阵列的对应关系是基于阵列类型的不同，而非感测放大器连接方式的差异。因此，技术特征E未被公开。 |
| **技术特征F**：其中所述第一多个磁阻随机存取存储器位单元中的至少一个磁阻随机存取存储器位单元耦合至所述单端感测放大器。 <br>**判断结果：《未公开》** | 参见对特征C的论述。对比文件未公开“单端感测放大器”这一元件。虽然其感测电路可能隐含了单端感测的原理（需要参考信号），但并未将其作为一种与“差分感测”并列的、有意识区分的感测架构进行描述。因此，也就不存在“MRAM位单元耦合至单端感测放大器”的明确或隐含公开。 | 该技术特征的存在前提是系统中存在“单端感测放大器”。由于对比文件未公开该前提，因此本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出“至少一个MRAM位单元耦合至单端感测放大器”的具体技术方案。 |
| **技术特征G**：以及其中所述第二多个磁阻随机存取存储器位单元中的至少两个磁阻随机存取存储器位单元耦合至所述差分感测放大器。 <br>**判断结果：《未公开》** | 参见对特征C的论述。对比文件未公开“差分感测放大器”这一元件。虽然其高速阵列（如1T1R）的读取可能涉及比较，但并未描述或暗示使用一个感测放大器同时感测两个位单元的差分信号这种特定架构。因此，不存在“至少两个MRAM位单元耦合至差分感测放大器”的明确或隐含公开。 | 该技术特征的存在前提是系统中存在“差分感测放大器”以及其特定的连接方式。由于对比文件未公开该前提，因此本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该具体连接关系。 |
| **技术特征H**：其特征在于，所述磁阻随机存取存储器位单元阵列是自旋力矩转移磁阻随机存取存储器阵列。 <br>**判断结果：《未公开》** | 对比文件全文仅提及“MRAM”、“magnetic memory cells”和“MTJ stacks”，未具体说明其MRAM位单元是基于自旋力矩转移（Spin Transfer Torque， STT）原理还是其他原理（如磁场翻转）。段落[0009]描述了通过外部磁场写入的基本MTJ原理。 | 目标专利明确限定了位单元阵列的具体类型为“自旋力矩转移磁阻随机存取存储器阵列”。对比文件并未具体公开其MRAM位单元属于这种特定类型。虽然STT-MRAM是MRAM的一种，但本领域技术人员不能毫无疑义地从对比文件的一般性MRAM描述中推断出它必然是STT-MRAM。 |
| **技术特征I**：其特征在于，所述磁阻随机存取存储器位单元阵列是翻转磁阻随机存取存储器阵列。 <br>**判断结果：《未公开》** | 同上。对比文件未具体说明其MRAM位单元是基于“翻转”（Toggle）模式。段落[0030]提到“including newer devices such as toggle-mode devices”，但这只是说明存在这种设备，并未限定其公开的阵列就是翻转模式的。 | 目标专利明确限定了位单元阵列的另一种具体类型为“翻转磁阻随机存取存储器阵列”。对比文件虽然提及了toggle-mode devices作为一种较新的设备，但并未明确其公开的实施例中的阵列就是这种类型。本领域技术人员不能毫无疑义地确定对比文件公开的阵列就是翻转MRAM阵列。 |
| **技术特征J**：其特征在于，所述单端感测放大器进一步耦合至参考单元。 <br>**判断结果：《隐含公开》** | 段落[0047], [0048], [0051]均提及“a sensing circuit ... detects the current flowing through bit lines B1 and B2”。图14-17展示了感测电路连接到位线进行电流检测。 | 在存储器读取领域，单端感测（single-ended sensing）是一种公知的感测技术，其基本工作原理是将存储单元的信号与一个固定的参考信号进行比较。对比文件公开了感测电路（sensing circuit）用于检测位线电流以读取数据。虽然未明确画出“参考单元”，但为了实现单端感测，必须存在一个参考信号源。本领域技术人员知晓，为了实现可靠的读取，这种感测电路必然需要耦合至一个提供参考电流或参考电压的源，该源通常由“参考单元”实现。因此，从对比文件公开的“感测电路”可以合理推断出，该感测放大器（如果是单端工作的）会进一步耦合至一个参考单元。因此，技术特征J被对比文件隐含公开。 |
| **技术特征K**：其特征在于，所述磁阻随机存取存储器位单元阵列中具有耦合至所述单端感测放大器的第一多个磁阻随机存取存储器位单元的部分慢于所述磁阻随机存取存储器位单元阵列中具有耦合至所述差分感测放大器的第二多个磁阻随机存取存储器位单元的部分。 <br>**判断结果：《直接公开》** | 段落[0030]：“a first memory cell array 410 comprises an array of high-speed memory cells... while a second memory cell array 420 comprises an array of high-density memory cells.” <br>段落[0033]：“applications benefiting from the use of (or perhaps even needing) high-speed memory cells are provided by the memory cells in the high-speed memory cell array 410... Applications requiring a much lager number of memory cells, where access speed is not as critical, are provided simultaneously by the memory cells in the high-density memory cell array 420.” | 对比文件明确区分了高速存储器阵列410和高密度存储器阵列420，并明确指出高速阵列用于需要高速存取的应用，而高密度阵列用于对速度要求不苛刻、需要大容量的应用。这直接公开了芯片上的一部分存储器（高速阵列）快于另一部分存储器（高密度阵列）。虽然目标专利通过不同的感测机制实现速度差异，而对比文件通过不同的位单元结构实现，但“一部分慢于另一部分”这一速度差异的效果和特性被对比文件直接公开。 |
| **技术特征L**：其中所述混合高速缓存架构被集成到至少一个半导体管芯中。 <br>**判断结果：《直接公开》** | 标题：“Advanced MRAM design”。 <br>段落[0012]：“Disclosed herein is a technique for created an advanced MRAM array for constructing a memory integrated circuit chip.” <br>段落[0013]：“In one embodiment, an integrated circuit memory chip comprises...” <br>图4及对应描述均针对“integrated circuit memory chip 400”。 | 对比文件从标题、摘要到具体实施例，始终围绕“集成电路存储芯片”（integrated circuit memory chip）进行描述。其公开的整个技术方案就是关于如何构造一个集成了高速和高密度MRAM阵列的半导体芯片。因此，“混合高速缓存架构被集成到至少一个半导体管芯中”这一技术特征被对比文件直接公开。 |
<<<A>>><<<B>>><<<K>>><<<L>>><<<j>>>