**对比文件名称**：1999-05-14_WO1999023702A_发明申请_WO99023702A1 MONOLITHIC INDUCTOR
**目标专利名称**：三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法 CN105191123B
**本次调用模型名称**：GPT-4
根据对目标专利说明书和权利要求书，以及对比文件说明书的深入分析，现创建特征比对表格如下：
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括至少一个电感器的第一层级<br>**《直接公开》** | [p0023] Inductor 20 is formed as part of an integrated circuit (IC) 21 on a monolithic substrate 22...<br>[p0025] After depositing layer 26, an electrically conductive layer 28 is deposited over layer 26... After depositing layer 28, layer 28 is patteraed and etched using conventional techniques. The patterns that are used in the formation of inductor 20 are discussed below...<br>[p0029] After forming conductive plugs 38, an electrically conductive layer 40 is deposited over coil center region 36... After depositing layer 40, layer 40 is patterned and etched using conventional techniques. The patterns that are used in the formation of inductor 20 are discussed below...<br>[p0034] Coil 44 is formed from lower traces 46 and their trace extensions 54, upper traces 50 and their trace extensions 56, and conductive plugs 38. | 对比文件详细描述了一种在集成电路（IC）基板上形成的单片电感器20。该电感器由导电层28、40形成的线圈结构（如线圈44、62、64等，见图1-9）以及导电插塞38构成。这些导电线圈和连接结构明确构成了“至少一个电感器”，并且它们形成于基板之上的特定层级结构中（例如，导电层28、绝缘层30、34等构成的层叠结构）。因此，对比文件直接公开了“包括至少一个电感器的第一层级”这一技术特征。 |
| **技术特征B**：其中所述至少一个电感器包括穿基板通孔电感器<br>**未被公开** | 无 | 目标专利中的“穿基板通孔电感器”特指导电通孔垂直穿过基板（例如玻璃基板）以形成电感器的结构（如TGV电感器）。对比文件中描述的电感器结构（如线圈44）是由位于不同平面（层28和层40）的水平导线（traces）和垂直连接它们的导电插塞（plugs 38）构成，这些插塞38穿过的是绝缘区域（coil center region 36，见图1, 4），而非穿过整个半导体基板22本身。因此，对比文件没有公开“穿基板通孔电感器”这一特定结构。 |
| **技术特征C**：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级，<br>**未被公开** | 无 | 对比文件全文仅描述了电感器的结构、制造和磁通引导方法，未提及任何形式的“变抗器”（Varactor）或其等同的可变电容装置。变抗器是目标专利中实现可调谐功能的核心元件，而对比文件完全不涉及电容可变或调谐功能。因此，对比文件既未直接公开也未隐含公开包含变抗器的“第二层级”。 |
| **技术特征D**：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器。<br>**未被公开** | 无 | “可调谐共用器”是一个包含特定滤波器网络（如高通、低通滤波器）的完整功能电路，其核心特征之一是包含可变元件（变抗器）以实现频率调谐。对比文件仅公开了单个电感元件或电感组合的结构，目的是提高电感值和Q值，引导磁通线远离基板。其并未描述任何形式的滤波器电路，更没有描述包含可变元件（如变抗器）的共用器结构。因此，该特征未被公开。 |
| **技术特征E**：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器。<br>**未被公开** | 无 | 如上所述，对比文件未公开任何“变抗器”，因此更不可能公开特定类型的“玻璃上覆硅(SOG)变抗器”。 |
| **技术特征F**：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器。<br>**未被公开** | 无 | 对比文件中的基板22是半导体基板（如硅），并非玻璃基板。其电感器结构也不是通过穿玻通孔（TGV）形成。因此，该特征未被公开。 |
| **技术特征G**：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器。<br>**未被公开** | 无 | 对比文件仅涉及电感器本身，未描述任何滤波器电路，更没有描述由电感和可变电容（变抗器）构成的特定低通（LP）滤波器。该特征未被公开。 |
| **技术特征H**：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器。<br>**未被公开** | 无 | 该特征描述了共用器中更复杂的滤波器结构，涉及多个层级的电感和变抗器组合。对比文件未公开任何变抗器，也未公开此类复杂的滤波器网络。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率。<br>**未被公开** | 无 | 对比文件中的电感器是固定电感，不具备调谐功能。其目的和作用是提高电感性能（高Q值、高自谐振频率），而非调节滤波器的陷波频率。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率。<br>**未被公开** | 无 | 对比文件中的电感器未用于构成滤波器，也未提及用于控制滤波器截止频率的功能。其作用是作为独立的电感元件。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，所述三维集成电路集成到半导体管芯中。<br>**《直接公开》** | [p0023] Inductor 20 is formed as part of an integrated circuit (IC) 21 on a monolithic substrate 22... | 对比文件明确说明所述电感器20是形成在单片（monolithic）集成电路（IC）21上的。将包含电感器的集成电路集成到半导体管芯中，是本领域技术人员对“集成电路”的常规理解。因此，对比文件直接公开了“所述三维集成电路集成到半导体管芯中”这一特征。 |
| **技术特征L**：其特征在于，所述三维集成电路集成到从下组中选择的设备：...<br>**未被公开** | 无 | 对比文件仅描述了电感器本身的结构和制造，未提及或暗示该电感器或包含它的集成电路被集成到任何具体的终端设备中，例如移动电话、计算机等。因此，该特征未被公开。 |
<<<A>>><<<K>>>