对比文件名称：US2009219908A1_Description_20260309_2155
目标专利名称：三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法 CN105191123B
本次调用模型名称：DeepSeek-R1
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括至少一个电感器的第一层级《直接公开》 | [0029] The 90 degree hybrids 222 A and 222 B may comprise transmission line or lumped element directional couplers... [0042] Accordingly, the metal layers 205 A, 205 B, 205 C, 207 A, 207 B, 209 A, and 209 B may comprise one or more inductors that may be utilized to provide inductance for the diplexer 240 for example. [0047] By integrating diplexers and other devices in the multi-layer package 213 ... | 对比文件[0029]段明确指出双工器（diplexer）可以包含集总元件定向耦合器，其中包含电感器。[0042]段进一步说明，多层封装（multi-layer package）中的金属层可以构成一个或多个电感器，用于双工器。多层封装（如附图2C所示）本身具有层级结构（如绝缘层203、金属层205A-C等），这些电感器即集成于该封装结构中。根据目标专利说明书[0001]、[0033]段，其“第一层级”是3DIC的组成部分，用于容纳电感器。对比文件公开了在多层封装（即一种层级结构）中集成电感器以构成双工器的一部分，两者作用相同，均为提供滤波所需的电感。因此，本领域技术人员能够毫无疑义地得出对比文件公开了“包括至少一个电感器的第一层级”这一技术特征。 |
| **技术特征B**：其中所述至少一个电感器包括穿基板通孔电感器《未公开》 | [0040] ... The thermal epoxy 221 may fill the volume between the solder balls 211 and may provide a high thermal conductance path for heat transfer out of the chip 201. | 对比文件未公开“穿基板通孔电感器”。目标专利说明书[0048]段明确指出，穿基板通孔（TSV）电感器或穿玻通孔（TGV）电感器是获得高Q值电感的具体结构。对比文件[0040]段提及的“solder balls 211”和“thermal epoxy 221”是用于芯片倒装焊接和散热的互连与填充材料，并非用于形成电感器的穿基板通孔结构。对比文件[0042]段提及的金属层电感器，未描述其是通过在基板（如玻璃或硅）中形成通孔并填充导电材料的方式制成。因此，对比文件既未直接公开也未隐含公开“穿基板通孔电感器”这一特定结构特征。 |
| **技术特征C**：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级《未公开》 | [0034] The variable capacitors 242 A and 242 B may comprise capacitors in an integrated circuit, such as an array of CMOS devices, for example. | 对比文件未公开“包括耦合到所述至少一个电感器的至少一个变抗器的第二层级”。目标专利的“第二层级”是3DIC中与第一层级（电感器所在层）不同的另一层级，专门用于设置变抗器（参见说明书[0033]、[0049]段）。对比文件[0034]段提到可变电容器（variable capacitors）可以包含在集成电路（即芯片201）中，但该芯片是通过焊球（solder balls）倒装键合在多层封装上的独立部件（见[0040]段），并非多层封装内部的另一个“层级”。对比文件没有描述将可变电容器（或变抗器）作为“第二层级”集成在多层封装内部，并与第一层级中的电感器耦合。因此，该特征未被公开。 |
| **技术特征D**：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器《未公开》 | [0029] ... The diplexer 220 may comprise one or more hybrid couplers, which may comprise quarter wavelength transmission lines or any integer multiple of quarter wavelength. ... [0034] The variable capacitors 242 A and 242 B may comprise capacitors in an integrated circuit... | 对比文件未公开“所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器”。目标专利的可调谐共用器（双工器）的核心是通过电感器与变抗器的组合形成可调谐滤波器（参见说明书[0001]、[0033]段）。对比文件[0029]段描述的双工器（diplexer 220）主要基于90度混合耦合器（hybrid couplers）和传输线，[0034]段提到的可变电容器（variable capacitors）是用于配置定向耦合器（directional coupler）特性（见[0037]段），而非与电感器组合形成目标专利所述的可调谐双工器滤波器。虽然对比文件的双工器也处理信号，但其结构和工作原理（基于混合耦合器和滤波器）与目标专利的LC滤波器结构不同，未公开由电感器和变抗器“合而形成”可调谐共用器这一特定组合。 |
| **技术特征E**：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器《未公开》 | [0034] The variable capacitors 242 A and 242 B may comprise capacitors in an integrated circuit, such as an array of CMOS devices, for example. | 对比文件未公开“所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器”。目标专利说明书[0044]、[0049]段特别强调使用SOG变抗器以获得高Q值。对比文件[0034]段仅提及可变电容器可以是集成电路中的CMOS器件阵列，未提及SOG（Silicon on Glass）这一特定材料或结构。本领域技术人员无法从对比文件公开的“CMOS器件阵列”直接且毫无疑义地得出或合理推断出“SOG变抗器”。因此，该特征未被公开。 |
| **技术特征F**：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器《未公开》 | 无相应内容 | 对比文件全文未提及“穿玻通孔（TGV）电感器”。目标专利说明书[0044]段明确指出TGV电感器能提供极高的Q值，是其发明的关键特征之一。对比文件中的电感器由金属层构成（见[0042]段），未描述其是形成于玻璃基板中的通孔结构。因此，该特征未被公开。 |
| **技术特征G**：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器《未公开》 | [0030] The filters 224 A and 224 B may comprise bandpass filters that may enable passing a signal at a particular frequency while rejecting other frequencies. In another embodiment of the invention, the filters 224 A and 224 B may comprise other types of filters, such as notch filters, low-pass, high-pass, or band-stop filters, for example. | 对比文件未公开“所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器”。对比文件[0030]段提到双工器中的滤波器（filters 224A/B）可以包含低通滤波器，但未描述该低通滤波器是由电感器和变抗器形成的。目标专利的LP滤波器是由特定连接关系的电感器和变抗器构成的特定电路结构（参见说明书[0043]段）。对比文件既未公开该具体结构，也未公开使用变抗器（而非普通电容器）构成低通滤波器。因此，该特征未被公开。 |
| **技术特征H**：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器《未公开》 | 无相应内容 | 对比文件未公开该附加特征。目标专利该特征限定了在第二层级设置第二变抗器，并与第一层级的多个第二电感器耦合形成LP滤波器的具体架构。对比文件未描述这种多个电感器与一个变抗器在特定层级组合形成LP滤波器的结构。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率《未公开》 | [0037] Additionally, the directional coupler may provide load and source isolation. The variable capacitors 242 A and 242 B may be configured to change the directional characteristics of the directional coupler 240 such that signals propagating in opposite directions may have different coupling efficiencies. The impedance configuration may also minimize reflections at the port connections of the directional coupler 240 . | 对比文件未公开“所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率”。目标专利的变抗器（或可变电容器）用于调谐双工器滤波器的陷波频率（参见说明书[0001]、[0033]、[0041]段）。对比文件[0037]段提到可变电容器（242A/B）用于改变定向耦合器的方向特性（directional characteristics）和匹配阻抗以减少反射，其作用与调谐陷波频率不同。虽然可变电容器可用于调谐，但对比文件未将其应用于双工器滤波器的陷波频率调节这一具体目的。因此，该特征未被公开。 |
| **技术特征J**：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率《未公开》 | 无相应内容 | 对比文件未公开该特征。目标专利说明书[0043]段描述了穿基板通孔电感器（如第三LP电感器116）帮助定义通带截止频率的陡度。对比文件未提及任何电感器（无论是否为穿基板通孔类型）具有控制滤波器截止频率的功能。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，所述三维集成电路集成到半导体管芯中《未公开》 | [0040] The chip 201 , or integrated circuit, may comprise the transceiver 152 ... The chip 201 may be bump-bonded or flip-chip bonded to the multi-layer package 213 utilizing the solder balls 211 . | 对比文件未公开“所述三维集成电路集成到半导体管芯中”。目标专利的“三维集成电路（3DIC）”是指将电感器和变抗器等元件集成在单一管芯（die）内的不同层级（参见说明书[0001]、[0033]、[0047]段）。对比文件描述的是将分立元件（如传输线、电感器）集成在“多层封装（multi-layer package 213）”中，并将独立的“芯片（chip 201）”通过倒装焊（flip-chip bonded）方式键合到该封装上（见[0040]段）。这是一种封装内系统（SiP）或2.5D集成方式，而非目标专利所要求的、元件堆叠于单一管芯内的3DIC。因此，该特征未被公开。 |
| **技术特征L**：其特征在于，所述三维集成电路集成到从下组中选择的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器《未公开》 | [0017] ... the wireless system 150 may comprise an antenna 151 , a transceiver 152 , ... a diplexer 162 , and a multi-layer package 164 . | 对比文件未公开“所述三维集成电路集成到”权利要求L所列的特定设备中。对比文件[0017]段描述了一个包含双工器（diplexer 162）和多层封装（multi-layer package 164）的无线系统（wireless system 150），该无线系统可应用于移动通信设备。然而，首先，对比文件并未公开目标专利所要求的“三维集成电路（3DIC）”（见特征K的论述）。其次，即使认为无线系统150是移动电话等设备的一种示例，对比文件也仅公开了双工器集成在“多层封装”中，而非集成在“三维集成电路”中。因此，对比文件未公开将“三维集成电路”集成到所列设备中的技术特征。 |
<<<A>>>