对比文件名称：2007-05-22_US7221190B_发明授权_US07221190B2 Differential comparator with extended common mode voltage range
目标专利名称：用于扩展信号比较电压范围的电路和方法CN105009451B
模型名称：GPT-4o
## 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述电路包括：锁存电路<br>**《隐含公开》** | 说明书第[0028]段：“The differential comparator circuit 100 further includes a buffer 118 coupled between the node 116 and the output terminal OUT. The buffer includes two inverter stages 120 and 122...”<br>（译文：所述差分比较器电路100还包括耦合在节点116和输出端子OUT之间的缓冲器118。所述缓冲器包括两个反相器级120和122...） | 对比文件中的“缓冲器118”由两个串联的反相器级（120, 122）构成，其功能是将比较结果（节点116的电压）进行电平移位并锁存，以产生稳定的数字输出信号（OUT）。根据目标专利说明书[0050]段和图3的描述，其锁存电路102同样接收比较输出信号110（对应于节点212、214的电压），并通过交叉耦合的反相器对进行锁存，输出稳定的比较结果（Out, OutB）。因此，本领域技术人员可以合理推断，对比文件中的“缓冲器118”起到了稳定和输出比较结果的作用，这与目标专利中“锁存电路”的作用相同，属于隐含公开。 |
| 技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点<br>**《直接公开》** | 说明书第[0025]段：“The differential comparator circuit 100 also receives a differential signal VIN at input terminals VIN1 and VIN2, respectively.”<br>说明书第[0025]段：“...the common mode sense circuit 108 ... sets a node 110 equal to the common mode voltage.”<br>说明书第[0028]段：“The differential comparator circuit 100 further includes a buffer 118 coupled between the node 116 and the output terminal OUT.”<br>（译文：所述差分比较器电路100还在输入端子VIN1和VIN2处分别接收差分信号VIN。...所述共模感测电路108...将节点110设置为等于所述共模电压。所述差分比较器电路100还包括耦合在节点116和输出端子OUT之间的缓冲器118。） | 对比文件明确公开了“差分比较器电路100”（即比较器），其输入级106（参见图3）接收差分输入信号VIN1和VIN2（即差分输入信号对）。该比较器的输出（节点112, 114）通过后续电路（P12, N8等）最终驱动节点116，而节点116耦合至缓冲器118（即锁存电路）。同时，该比较器的输入级包含晶体管N5和N6，它们的源极共同连接至节点110，该节点110的电压由共模感测电路108根据输入信号动态设置，因此节点110是一个“具有动态电压的节点”。综上，该技术特征被对比文件直接公开。 |
| 技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围<br>**《未公开》** | 说明书第[0025]段：“Particularly, the common mode sense circuit 108 detects the common mode voltage of the differential signal at the input terminals VIN1 and VIN2 and sets a node 110 equal to the common mode voltage.”<br>（译文：具体地，所述共模感测电路108检测在输入端子VIN1和VIN2处的差分信号的共模电压，并将节点110设置为等于所述共模电压。） | 对比文件公开了“共模感测电路108”，它耦合至节点110，并通过设置节点110的电压（等于感测到的共模电压）来扩展比较器的共模电压范围（即扩展供电电压范围）。然而，目标专利中的“受时钟控制升压电路”是一个受时钟信号控制、在复位和比较阶段具有不同工作模式（例如对电容器充放电）的主动电路。而对比文件的共模感测电路108（如电阻分压器）是一个连续感测并设置电压的被动电路，其工作不依赖于时钟信号，也不具备“升压”的主动切换机制。两者在结构和工作原理上存在本质差异。因此，对比文件既未直接公开也未隐含公开“受时钟控制”这一限定特征。 |
| 技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器<br>**《未公开》** | 无相应内容。 | 对比文件的电路结构中不存在“耦合在电源电压与接地之间的第一反相器”。其共模感测电路108是简单的电阻分压网络。因此，该技术特征未被公开。 |
| 技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子<br>**《未公开》** | 无相应内容。 | 对比文件中不存在响应于时钟信号的反相器，也不存在其输出耦合至电容器第一端子的结构。因此，该技术特征未被公开。 |
| 技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号<br>**《未公开》** | 无相应内容。 | 对比文件的整个电路工作不依赖于时钟信号，因此不存在用于生成反相时钟信号的第二反相器。因此，该技术特征未被公开。 |
| 技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地<br>**《未公开》** | 无相应内容。 | 对比文件中不存在响应于反相时钟信号的开关，也不存在其选择性地将电容器第二端子耦合至接地的结构。因此，该技术特征未被公开。 |
| 技术特征H：其特征在于，所述节点被偏置为低于接地的电压<br>**《直接公开》** | 说明书第[0025]段：“Thus, if the common mode voltage is less than the negative supply voltage VSS, then the voltage potentials at nodes 112 and 114 (e.g., the outputs of the input stage 106) could also be less than the negative supply voltage VSS.”<br>说明书第[0019]段：“Thus, if the common mode voltage is less than the negative supply voltage VSS, then the voltage potentials of the output terminals OUT1 and OUT2 could also be less than the negative supply voltage VSS.”<br>（译文：因此，如果所述共模电压小于负电源电压VSS，那么节点112和114（例如，输入级106的输出）处的电压也可以小于负电源电压VSS。因此，如果所述共模电压小于负电源电压VSS，那么输出端子OUT1和OUT2处的电压也可以小于负电源电压VSS。） | 对比文件明确教导，通过将节点110（对应于目标专利的动态节点）设置为等于感测到的共模电压，当输入信号的共模电压低于负电源电压VSS（即接地参考）时，节点110的电压也将低于VSS（接地）。这直接公开了将节点偏置为低于接地电压的技术特征。 |
| 技术特征I：其特征在于，所述节点提供所述比较器的接地参考<br>**《直接公开》** | 说明书第[0018]段：“Both the transistor N1 and the transistor N2 have a source terminal and a bulk terminal that are connected to a node 18, which is a negative voltage reference node for the input stage 10.”<br>（译文：晶体管N1和晶体管N2两者都具有连接到节点18的源极端子和衬底端子，所述节点18是输入级10的负电压参考节点。）<br>说明书第[0025]段：“By setting the node 110 equal to the common mode voltage, the respective VDS voltage potentials of the transistors N5 and N6 are not referenced to the negative supply voltage VSS, but are instead referenced to the common mode voltage.”<br>（译文：通过将节点110设置为等于共模电压，晶体管N5和N6各自的VDS电压电位不是参考负电源电压VSS，而是参考共模电压。） | 对比文件多次明确指出，节点18（图1）、节点54（图2）、节点110（图3）是输入级（即比较器的核心部分）的“负电压参考节点”。晶体管N1、N2或N5、N6的源极连接至该节点，这意味着该节点为这些输入晶体管提供了源极参考电位，即“接地参考”。这直接公开了所述节点提供比较器接地参考的特征。 |
| 技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管<br>**《未公开》** | 说明书第[0014]段：“The transistors P2 and P3 each have a gate terminal connected to one of the inputs of the differential signal, with VIN1 being connected to the gate of P2 and VIN2 being connected to the gate of P3.”<br>（译文：晶体管P2和P3各自具有连接到差分信号的一个输入的栅极端子，VIN1连接到P2的栅极，VIN2连接到P3的栅极。）<br>说明书第[0014]段：“The transistor P2 has a drain terminal that is connected to a node 14... and the transistor P3 has a drain terminal that is connected to a node 16...”<br>（译文：晶体管P2具有连接到节点14的漏极端子...并且晶体管P3具有连接到节点16的漏极端子...） | 对比文件公开的差分对晶体管（P2/P3或P9/P10）是PMOS晶体管，其源极共同连接至一个正电源侧的节点（图1的节点12，图3的节点104），而不是连接至作为负电压参考的动态节点（节点18或110）。连接至该动态节点（负电压参考节点）的是NMOS晶体管N1/N2或N5/N6，但它们的栅极连接的是输出节点（14/16或112/114），而非差分输入信号。因此，对比文件没有公开“耦合至所述节点（动态节点/负参考节点）并响应于差分输入信号”的晶体管结构。目标专利中（如图2、3）的第一晶体管208是NMOS，其栅极接收输入信号，源极直接耦合到动态节点108，这与对比文件的结构不同。 |
| 技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率<br>**《未公开》** | 无相应内容。 | 对比文件的比较原理是基于差分对（P2/P3）将尾电流按输入电压比例分配至负载（N1/N2），通过电流镜和推挽级（P11/N7）产生最终输出。其输出指示的是输入电压的相对大小，而不是通过两个晶体管至接地参考的“放电速率”的比较。目标专利的特定工作原理（基于预充电节点的放电速率差来锁存结果）在对比文件中没有体现。因此，该技术特征未被公开。 |
| 技术特征L：其特征在于，所述节点提供所述比较器的供电参考<br>**《未公开》** | 说明书第[0018]段：“...a node 18, which is a negative voltage reference node for the input stage 10.”<br>（译文：...节点18，其是输入级10的负电压参考节点。） | 该技术特征对应于目标专利图4的实施例，其中动态节点408作为PMOS差分对（P9，P10）的源极连接点，提供的是“供电参考”。对比文件中公开的节点（18，54，110）明确为“负电压参考节点”，即接地参考，而非供电参考。因此，该技术特征未被公开。 |
| 技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管<br>**《未公开》** | 同特征J的引用。 | 该技术特征对应于目标专利图4的PMOS比较器实施例。如特征J和L的分析，对比文件中的PMOS差分对晶体管（P2/P3或P9/P10）的源极并未耦合到所述动态节点（负参考节点），而是耦合到正电源侧的节点。因此，该技术特征未被公开。 |
| 技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率<br>**《未公开》** | 无相应内容。 | 该技术特征同样对应于目标专利图4的实施例，涉及基于充电速率的比较原理。如特征K和M的分析，对比文件既未公开PMOS晶体管耦合至作为供电参考的动态节点的结构，也未公开基于“充电速率”比较的输出机制。因此，该技术特征未被公开。 |
<<<B>>><<<H>>><<<I>>><<<a>>>