对比文件名称：1995-05-12_None_发明专利_JPH07122066A Boosting circuit
目标专利名称：用于扩展信号比较电压范围的电路和方法CN105009451B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：所述电路包括：锁存电路<br>**未被公开** | 未找到对应内容。 | 对比文件描述的是用于DRAM字线驱动的升压（Boosting）电路。其核心组件是升压电容C11、预充电PMOS晶体管Q11、开关晶体管Q12/Q13以及逻辑门（NOR 11, NAND 12, 反相器13、14）等，目的是生成高于电源电压Vcc的升压信号来驱动字线。说明书中未提及任何具有存储或锁存比较结果功能的“锁存电路（latch circuit）”。自举电路（セルフブースト回路）15是用于提升字线电压的驱动电路，并非锁存电路。因此，该特征既未被直接公开，也未被隐含公开。 |
| 技术特征B：响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点<br>**未被公开** | 未找到对应内容。 | 对比文件完全没有涉及用于比较两个共模（差分）输入信号的“比较器（comparator）”。其电路接收的输入信号是地址信号A0、A1，字线升压信号和芯片激活信号，这些是用于控制升压时序的逻辑信号，而非待比较的模拟差分信号对。电路中的节点N11是升压输出节点，并非目标专利中作为比较器接地参考或电源参考的“动态节点”。因此，该特征既未被直接公开，也未被隐含公开。 |
| 技术特征C：受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围，<br>**未被公开** | 参见说明书[0008]-[0010]、[0013]-[0014]段，描述了由电容C11、晶体管Q11、Q12、Q13及逻辑控制电路组成的升压电路。在期间（非升压阶段），节点N11被预充电至Vcc；在期间（升压阶段），节点N11的电压被升至Vcc+Vth。 | 对比文件公开了一个“受时钟控制升压电路”（由时钟信号控制的逻辑门驱动）。该电路耦合至节点N11，并能通过电容耦合将节点N11的电压从Vcc提升至Vcc+Vth。然而，该电路在对比文件中的作用是生成一个字线驱动所需的高电压（升压），以克服晶体管阈值损失，确保字线能被充分驱动。而在目标专利中，“受时钟控制升压电路”的作用是“扩展比较器的供电电压范围”，具体是通过将动态节点偏置为负电压，从而在低电源电压下确保比较器输入晶体管的栅源电压超过阈值，使其正常工作。两者虽然都涉及受控的电压偏移，但应用场景、偏移方向（对比文件是正向升压，目标专利是负向降压）、以及所要解决的技术问题（对比文件解决字线驱动不足，目标专利解决低电源电压下比较器性能下降）完全不同。因此，本领域技术人员无法从对比文件中直接或隐含地得出将其用于“扩展比较器的供电电压范围”这一特定目的的技术方案。该特征未被公开。 |
| 技术特征D：其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器，<br>**未被公开** | 未找到完全相同的结构。对比文件中的逻辑控制部分包括NOR门11、NAND门12和反相器13、14，它们共同作用产生控制晶体管Q11、Q12、Q13栅极的信号（参见[0010]段）。 | 目标专利中的“第一反相器”（如图2中的202）是一个具体的CMOS反相器，其PMOS源极接Vdd，NMOS源极接地，用于在时钟控制下对电容器进行充电或放电。对比文件中的逻辑门（如反相器13、14）是实现特定逻辑功能的部件，其具体内部结构（是否是简单的Vdd与地之间的反相器）未明确描述，且其输入输出逻辑关系与目标专利中“第一反相器”受单一时钟信号控制并直接驱动电容器的功能并不相同。因此，该特征未被直接公开。从最宽泛的角度理解，对比文件的逻辑控制电路实现了受控开关功能，但并未明确公开或暗示其中包含一个“耦合在电源电压与接地之间的第一反相器”作为升压电路的核心部件。隐含公开的判断不成立。 |
| 技术特征E：其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子<br>**未被公开** | 参见说明书[0010]段：“このＮＡＮＤゲート１２の出力は、インバータ１３で反転されてプリチャージ用ＰＭＯＳトランジスタＱ１１のゲート入力となり、さらにインバータ１４で反転されてＰＭＯＳトランジスタＱ１２及びＮＭＯＳトランジスタＱ１３の各ゲート入力となる。” 以及[0009]段：“ＰＭＯＳトランジスタＱ１２及びＮＭＯＳトランジスタＱ１３のドレイン共通接続点には、ブースト用キャパシタＣ１１の他方の電極が接続されている。” | 对比文件中，反相器13的输出是用于控制预充电PMOS晶体管Q11的栅极，而不是直接连接到电容器C11的端子。电容器C11的另一端（第二端子）是连接到开关晶体管Q12和Q13的漏极共同节点。虽然整个逻辑控制电路（包含反相器13）响应于类似时钟的时序信号（地址、升压信号等），但“第一反相器的输出耦合至电容器的第一端子”这一具体的连接关系并未被公开。目标专利中该连接是实现电容充电的关键路径，而对比文件中电容的充电和放电是通过不同的晶体管路径实现的。因此，该特征未被直接或隐含公开。 |
| 技术特征F：第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号<br>**《直接公开》** | 参见说明书[0010]段：“このＮＡＮＤゲート１２の出力は、インバータ１３で反転されてプリチャージ用ＰＭＯＳトランジスタＱ１１のゲート入力となり、**さらにインバータ１４で反転されて**ＰＭＯＳトランジスタＱ１２及びＮＭＯＳトランジスタＱ１３の各ゲート入力となる。” | 对比文件明确公开了“インバータ１４”（反相器14）。该反相器的输入是前一级反相器13的输出，而反相器13的输入是NAND门12的输出，NAND门12的输入包括地址信号和经过NOR门11处理的字线升压及芯片激活信号。这些信号共同构成一个时序控制逻辑，其功能类似于一个时钟控制信号。反相器14接收这个控制信号（可视为时钟信号或其衍生信号）并对其进行反相，生成反相的控制信号（即反相时钟信号）用于驱动PMOS晶体管Q12和NMOS晶体管Q13的栅极。这与目标专利中“第二反相器”接收时钟信号并生成反相时钟信号的功能相同。因此，该技术特征被对比文件直接公开。 |
| 技术特征G：开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。<br>**《直接公开》** | 参见说明书[0009]段：“Ｖcc電源と接地（基準電位点）との間には、スイッチング用のＰＭＯＳトランジスタＱ１２及び**ＮＭＯＳトランジスタＱ１３**と共に、抵抗Ｒ１１が直列に接続されている。” 以及[0010]段：“インバータ１４で反転されてＰＭＯＳトランジスタＱ１２及び**ＮＭＯＳトランジスタＱ１３**の各ゲート入力となる。” 另见[0013]段：“ＮＭＯＳトランジスタＱ１３がオン状態になるため、ブースト用キャパシタＣ１１が充電され”。 | 对比文件中的NMOS晶体管Q13明确被描述为“スイッチング用”（开关用）。其栅极由反相器14的输出（即反相时钟信号）控制。当Q13导通（ON）时，它将电容器C11的第二端子（通过电阻R11）连接到接地（基准电位点）。这完全符合目标专利中“开关响应于反相时钟信号选择性地将电容器第二端子耦合至接地”的技术特征。因此，该技术特征被对比文件直接公开。 |
| 技术特征H：其特征在于，所述节点被偏置为低于接地的电压。<br>**未被公开** | 参见说明书[0013]-[0014]段：在期间，节点N11被预充电至电源电压Vcc；在期间，节点N11的电压被升至Vcc+Vth（高于Vcc）。 | 对比文件中升压节点N11的电压始终在Vcc（5V）或更高（Vcc+Vth）的范围内变化。整个说明书中没有任何内容提及或暗示将该节点偏置到低于接地（0V）的负电压。其电压偏移方向是正向的（升压），而目标专利要求的偏移方向是负向的（降至地以下）。这是根本性的区别。因此，该特征既未被直接公开，也未被隐含公开。 |
| 技术特征I：其特征在于，所述节点提供所述比较器的接地参考。<br>**未被公开** | 未找到对应内容。 | 对比文件中的节点N11是升压信号的输出节点，其电压被用于驱动自举电路15中NMOS晶体管Q15的栅极（参见[0011]段）。它的作用是提供升高的栅压，而不是作为任何电路的“接地参考”。在对比文件电路中，接地（基準電位点）是明确的0V参考点。因此，该特征未被公开。 |
| 技术特征J：其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管<br>**未被公开** | 未找到对应内容。 | 如特征B所述，对比文件不存在“响应于差分输入信号对的比较器”。因此，构成该比较器的具体部件——“耦合至节点并响应于第一输入信号的第一晶体管”——自然也未被公开。 |
| 技术特征K：耦合至所述节点并响应于所述差分输入信号对的第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。<br>**未被公开** | 未找到对应内容。 | 同样，由于对比文件不存在差分输入比较器，因此其具体的比较原理（通过两个晶体管放电速率的竞争来决定输出）也未被公开。 |
| 技术特征L：其特征在于，所述节点提供所述比较器的供电参考。<br>**未被公开** | 未找到对应内容。 | 对比文件中的节点N11为自举电路15中的晶体管Q15提供升高的栅极电压，这更像一个“升压的驱动信号”，而非作为比较器电源轨的“供电参考”。目标专利图4实施例中节点作为PMOS比较器的源极供电参考，这与对比文件中N11的作用完全不同。因此，该特征未被公开。 |
| 技术特征M：其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管<br>**未被公开** | 未找到对应内容。 | 该特征与特征J类似，是另一实施例（PMOS输入对）中的比较器结构。由于对比文件不存在这样的比较器，该特征未被公开。 |
| 技术特征N：耦合至所述节点并响应于第二输入信号的第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。<br>**未被公开** | 未找到对应内容。 | 该特征与特征K类似，是另一实施例（PMOS输入对）中的比较器工作原理。由于对比文件不存在这样的比较器，该特征未被公开。 |
<<<F>>><<<G>>>