**对比文件名称**：2002-07-04_US2002084804A_发明申请_US20020084804A1 Semiconductor integrated circuit device having power reduction mechanism
**目标专利名称**：用于扩展信号比较电压范围的电路和方法 CN105009451B
**模型名称**：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断 | 对比文件原文引用 | 公开性论述 |
| **A. 所述电路包括：锁存电路** <br> **《直接公开》** | 对比文件第[0137]段：“FIG. 16B shows a circuit diagram. ... a latch circuit obtained by combining two NAND gates ...”。图16B明确示出了由两个与非门构成的锁存电路。 | 对比文件明确公开了锁存电路（latch circuit），其作为电路的基本组成部分，用于保持信息。这与目标专利中锁存电路的作用（锁存比较输出信号）在广义的“存储逻辑状态”功能上相同，尽管在具体应用场景（锁存比较结果）上可能存在差异。本领域技术人员能够毫无疑义地从对比文件中得到“电路包括锁存电路”这一技术特征。 |
| **B. 响应于差分输入信号对的比较器，所述比较器耦合至所述锁存电路并耦合至具有动态电压的节点** <br> **《未直接公开，隐含公开》** | 1. 第[0137]段及图16B公开了锁存电路。<br>2. 第[0006]段提及“comparison circuit (e.g., a comparator)”。<br>3. 图29、图31-33等示出了逻辑电路（如反相器INV）及其输出节点。<br>4. 第[0180]段：“The logic circuit LC is composed of a logic gate such as an inverter, a NAND circuit, a NOR circuit, a flip-flop circuit, or a plurality of combinations thereof.” | **隐含公开分析**：<br>1. **“比较器”**：对比文件虽未明确描述一个专用于比较“差分输入信号对”的模块，但其多处（如[0006]段）提及“比较器（comparator）”作为已知电路。更重要的是，其公开的逻辑门（如反相器、与非门、或非门）本身即是基本的比较/判断电路，其输出状态由输入信号的逻辑电平决定。一个反相器可视为比较单端输入与阈值；而交叉耦合的门电路或差分结构（虽未明确示出差分对输入）可实现差分比较功能。本领域技术人员知晓比较器可由基本逻辑门（包括构成锁存器的门）实现。<br>2. **“耦合至锁存电路”**：图16B、17、24等明确示出了逻辑门（可视为比较功能单元）与锁存电路的直接连接关系。<br>3. **“耦合至具有动态电压的节点”**：对比文件的核心发明点之一是引入受控开关（如SWL, SWH, MN1, MP1）来改变逻辑电路电源或地节点的电压（如VCL, VSL, NL, NH）。例如，图29中逆变器INV的源极节点NL和NH的电压受开关MN1、MP1控制而动态变化。该节点即为“具有动态电压的节点”，且逻辑电路（可比作比较器）的源极耦合于此节点。<br>**综合推理**：本领域技术人员结合对比文件公开的“逻辑电路/比较器”、“锁存电路”以及“通过开关控制逻辑电路供电节点电压以实现功耗管理”的技术思想，可以合理推断出：一个用于信号比较的逻辑电路（比较器），可以耦合到一个锁存电路，并且其电源或地端可以耦合至一个电压受控的动态节点。尽管目标专利中比较器是差分输入且节点作为接地参考，而对比文件中逻辑电路多为单端输入且节点作为电源或地参考，但“电路耦合至动态电压节点”这一架构特征已被对比文件的原理和实施例所涵盖。因此，该技术特征被隐含公开。 |
| **C. 受时钟控制升压电路，其耦合至所述节点并被配置成经由偏置所述节点来扩展所述比较器的供电电压范围** <br> **《未直接公开，隐含公开》** | 1. 第[0079]段及图1A：开关SC、SS和电阻RC、RS插入在逆变器L与电源VCC/VSS之间，用于在高速模式（开关导通）和低功耗模式（开关关断，通过电阻供电）间切换，以降低亚阈值电流。<br>2. 第[0180]-[0182]段及图28：开关SWH、SWL受控于脉冲CK，用于在逻辑电路LC操作期间导通，在待机期间关断，以切断电流通路。<br>3. 图29：具体电路，MN1和MP1作为受时钟CK、CKB控制的开关，连接在逆变器INV与电源VHH/VLL之间。<br>4. 第[0091]段：“the logic voltage swing of the output signal OUT becomes smaller than the logic voltage swing of the input signal IN.” | **隐含公开分析**：<br>1. **“受时钟控制电路”**：对比文件明确公开了受时钟（或控制信号）控制的开关电路（如图29的MN1、MP1，受CK、CKB控制），该电路耦合至逻辑电路的电源节点（NH或NL）。<br>2. **“偏置所述节点”**：对比文件中，开关导通时，节点被偏置到电源电压（VHH/VLL）；开关关断时，由于通过电阻供电或完全关断，节点电压会发生变化（如[0091]段指出输出电压摆幅变小，意味着内部节点电压偏离电源轨）。这实质上是通过开关电路对节点进行“偏置”，尽管其主要目的是限制电流以降低功耗，而非“升压”。<br>3. **“扩展供电电压范围”**：目标专利中“扩展供电电压范围”指通过负偏置接地或正偏置电源，有效增加晶体管栅源电压，使其在低电源电压下仍能饱和导通。对比文件中，开关关断时，逻辑电路内部节点电压偏离电源轨（如PMOS源极电压VCL下降，NMOS源极电压VSL上升），这实际上改变了晶体管的有效供电电压或源极电位。虽然对比文件强调此举是为了利用体效应和负栅源电压来减少亚阈值电流（见[0082]-[0088]段），但该操作客观上也会影响晶体管的导通状态和有效工作电压范围。本领域技术人员可以理解，改变源极电位会影响晶体管的栅源过驱动电压，从而影响其工作区域和速度。<br>**综合推理**：尽管目的不同（目标专利为“扩展电压范围以激活晶体管”，对比文件为“减少亚阈值电流”），但两者采用的技术手段在电路结构上高度相似：都是一个受时钟控制的电路，通过开关动作来改变比较器/逻辑电路所连接节点的电压。本领域技术人员从对比文件“通过改变节点电压来影响晶体管特性”这一公开内容出发，有可能推理出通过更主动地偏置该节点（例如使其低于地或高于电源）来改变晶体管工作点，从而应对低电压下阈值电压相对过高的问题。因此，该技术特征被隐含公开。 |
| **D. 其中所述受时钟控制升压电路包括：耦合在电源电压与接地之间的第一反相器** <br> **《直接公开》** | 图29：电路包含一个由MP1和MN2构成的CMOS反相器（尽管MN2标注为MN2，但其与MP1构成一个反相器结构，接收CK并输出到节点NH）。严格来说，MP1和MN1构成了一个反相器，其输入端为CK，输出端为NH，电源端为VHH和VLL（接地）。 | 对比文件图29明确公开了一个反相器（由PMOS MP1和NMOS MN1构成），其连接在高电源VHH与低电源VLL（接地）之间，输入端接收时钟信号CK。该反相器作为受时钟控制开关电路的一部分，用于控制节点NH的电压。这与特征D的描述完全一致。因此，该技术特征被直接公开。 |
| **E. 其中所述第一反相器响应于时钟信号并且其中所述第一反相器的输出耦合至电容器的第一端子** <br> **《未直接公开，隐含公开》** | 1. 图29：第一反相器（MP1, MN1）响应于时钟CK，其输出连接到节点NH。<br>2. 对比文件全文未明确示出或描述在该反相器输出与节点之间连接有“电容器”。 | **隐含公开分析**：<br>对比文件确实公开了反相器响应于时钟信号且其输出耦合至一个节点（NH）。然而，目标专利中“输出耦合至电容器的第一端子”是其升压电路产生负电压或正电压的关键储能元件。对比文件中没有公开在此位置使用电容器。<br>但是，在集成电路中，节点本身存在对地的寄生电容。此外，对比文件为了实现在开关关断时维持节点电压或产生电压变化，本领域技术人员知晓可能需要利用电容或考虑寄生电容效应。然而，这种推理过于宽泛，且目标专利中的电容器是主动设计用于电荷泵升压功能的核心元件，与对比文件中未明确电容作用有本质区别。因此，**严格来说，对比文件并未公开“第一反相器的输出耦合至电容器的第一端子”这一具体的、有特定功能的电路连接关系**。但根据非常宽松的隐含公开判断标准（“有可能通过推理”），考虑到节点总存在寄生电容，且电容是电子电路中的基本无源元件，本领域技术人员在实现电压切换或维持时，有可能考虑使用或意识到存在电容。**然而，此推理非常牵强，因为对比文件未教导使用电容器来实现电压移位或升压功能**。为严格遵守用户指示中“隐含公开判断标准非常宽松以避免遗漏”的要求，此处做出隐含公开的判断。 |
| **F. 第二反相器，用于接收所述时钟信号并响应于所述时钟信号而生成反相时钟信号** <br> **《直接公开》** | 图29：时钟信号CK输入后，直接用于控制NMOS MN1，同时通过一个反相器（未单独标号，但显然是产生CKB的电路）生成反相信号CKB用于控制PMOS MP1。该生成CKB的电路即是一个第二反相器。 | 对比文件图29明确显示存在一个生成反相时钟信号CKB的电路，该电路接收时钟信号CK并输出其反相信号。这完全符合特征F的描述。因此，该技术特征被直接公开。 |
| **G. 开关，其响应于所述反相时钟信号并被配置成选择性地将所述电容器的第二端子耦合至接地。** <br> **《未直接公开》** | 1. 图29：PMOS晶体管MP1响应于反相时钟信号CKB，作为开关选择性地将节点NH（可类比为电容器的某一端，但非第二端子）耦合至电源VHH。<br>2. 无公开内容显示存在一个响应于反相时钟信号、用于将电容器第二端子选择性地耦合至接地的开关。 | **公开性论述**：<br>对比文件公开了受反相时钟信号控制的开关（如MP1），但其连接关系和作用与特征G不同。特征G描述了一个特定的开关，其功能是将电容器的第二端子选择性地耦合到地。这是目标专利升压电路（电荷泵）实现负电压生成的关键操作之一（参见目标专利图2，开关204将电容器206第二端子耦合到地）。对比文件中完全没有公开这样的电路连接和操作目的。其开关（如SC、SS、MP1、MN1）主要用于连接或断开逻辑电路与电源/地，或用于改变供电路径（通过电阻），而非用于在电容器的特定端子和地之间进行选择性连接以实现电荷转移和电压生成。因此，该技术特征既未被直接公开，也未被隐含公开（因为缺乏任何相关的基础元件或目的教导）。 |
| **H. 其特征在于，所述节点被偏置为低于接地的电压。** <br> **《未直接公开》** | 1. 第[0081]段：“VCL drops lower than VCC and VSL rises higher than VSS.” 指出在低功耗模式，VSL（NMOS源极节点）电压会高于VSS（地）。<br>2. 第[0091]段再次确认输出电压摆幅变小，意味着内部节点电压变化。 | **公开性论述**：<br>特征H是目标专利的核心点之一，即在比较阶段将动态节点（作为接地参考）偏置到低于地的负电压。对比文件中，在低功耗模式，NMOS晶体管的源极节点VSL电压会“上升高于VSS”（rise higher than VSS），这是正值，而不是“低于接地”。其目的是通过使源极电位高于地，从而对NMOS晶体管施加负的栅源电压（VGS = VSS - VSL < 0）和背栅偏压，以大幅减少亚阈值电流（见效应(ii)）。这与目标专利为了“扩展电压范围、激活晶体管”而将节点电压主动拉至负电压有本质区别：一个是为了让晶体管更“关断”，另一个是为了让晶体管更“导通”。因此，对比文件公开的节点电压偏移方向（高于地）与目标专利要求的方向（低于地）相反，且目的截然不同。该技术特征未被公开。 |
| **I. 其特征在于，所述节点提供所述比较器的接地参考。** <br> **《未直接公开，隐含公开》** | 图29：节点NL是逆变器INV中NMOS晶体管MN2的源极连接点。在电路中，该节点在开关MN1导通时提供到VLL（地）的低阻抗路径，可视为接地参考点。 | **隐含公开分析**：<br>在对比文件图29的电路中，当开关MN1导通时，节点NL通过低阻路径连接到VLL（地电位），此时节点NL即为逆变器INV的接地参考点。当开关MN1关断时，该节点与地断开，但其仍作为逆变器内部NMOS的源极节点。本领域技术人员可以理解，在导通状态，该节点充当了电路的接地参考。尽管目标专利中该节点是动态的接地参考（电压可变），而对比文件中该节点在导通时是静态接地，但“节点作为比较器/逻辑电路的接地参考”这一功能概念已被公开。因此，该技术特征被隐含公开。 |
| **J. 其特征在于，所述比较器包括：耦合至所述节点并响应于所述差分输入信号对的第一输入信号的第一晶体管** <br> **《未直接公开》** | 图29：逆变器INV包含一个NMOS晶体管MN2，其源极耦合至节点NL，栅极接收输入信号IN。 | **公开性论述**：<br>对比文件公开了逻辑电路（如反相器）包含晶体管，其源极耦合至一个受控节点（如NL），栅极接收输入信号。这在一定程度上与特征J的结构描述相似。然而，特征J明确限定了“响应于所述差分输入信号对的第一输入信号”。对比文件中的逻辑电路（如图29的反相器）是单端输入，并非差分输入对的一部分。虽然本领域技术人员知道可以将两个这样的单端输入晶体管组成差分对，但对比文件本身没有公开这样的差分输入配置及其在比较器中的应用。因此，该技术特征中关于“差分输入信号对”的限定未被公开。 |
| **K. ...第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述接地参考的第一放电速率是否超过通过所述第二晶体管至所述接地参考的第二放电速率。** <br> **《未直接公开》** | 无相应内容。对比文件中的逻辑电路输出指示的是输入信号的逻辑电平（高或低），而非基于两个晶体管放电速率的比较结果。其锁存器（如图16B）的翻转是基于逻辑电平，而非基于对预充电节点放电速率的动态比较。 | **公开性论述**：<br>特征K描述了目标专利中一种特定的动态锁存比较器的工作原理：通过比较两个晶体管对预充电节点的放电速率来决定输出。这是目标专利中比较器实现高速、精确差分比较的具体机制。对比文件中完全没有公开这种基于放电速率比较的工作原理。其电路操作是基于静态或准静态的逻辑电平传递和锁存。因此，该技术特征未被公开。 |
| **L. 其特征在于，所述节点提供所述比较器的供电参考。** <br> **《未直接公开，隐含公开》** | 图29：节点NH是逆变器INV中PMOS晶体管MP2的源极连接点。在开关MP1导通时，该节点提供到VHH（电源）的低阻抗路径，可视为供电参考点。 | **隐含公开分析**：<br>与特征I类似，在图29中，节点NH在开关MP1导通时作为逆变器INV的供电电压参考点。这公开了“节点提供比较器/逻辑电路的供电参考”这一概念。因此，该技术特征被隐含公开。 |
| **M. 其特征在于，所述比较器包括：耦合至所述节点并响应于第一输入信号的第一晶体管** <br> **《未直接公开》** | 同特征J的论述。图29示出了PMOS晶体管MP2，其源极耦合至节点NH，栅极接收输入信号IN。 | **公开性论述**：<br>与特征J情况类似，对比文件公开了PMOS晶体管耦合至受控供电节点并接收输入信号的结构。但同样缺乏“差分输入信号对”的限定。因此，该特征中关于差分输入的限定未被公开。 |
| **N. ...第二晶体管，其中所述比较器的输出指示通过所述第一晶体管至所述供电参考的第一充电速率是否超过通过所述第二晶体管至所述供电参考的第二充电速率。** <br> **《未直接公开》** | 无相应内容。对比文件中没有公开基于对节点充电速率进行比较的电路机制。 | **公开性论述**：<br>特征N是特征K的互补版本（针对PMOS比较器），其描述的基于充电速率比较的工作原理在对比文件中同样完全没有被公开。因此，该技术特征未被公开。 |
### 结论与代码输出
根据以上比对分析：
- **直接公开**的技术特征有：A、D、F。
- **隐含公开**的技术特征有：B、C、E、I、L。
- **未公开**的技术特征有：G、H、J、K、M、N。
<<<A>>><<<D>>><<<F>>>
<<<b>>><<<c>>><<<e>>><<<i>>><<<l>>>