对比文件名称：JPH05114649A Manufacture of mask programmable gate array
目标专利名称：CN104769718B 共享扩散标准单元架构
本次调用的模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| 技术特征A：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域 <br> **未被公开** | 【図１】、【００１６】“基本セル１０が示されている。このセルは絶縁領域１６で分離されたモート領域１２とモート領域１４とを含んでいる。”<br>【００１７】“例えばＣＭＯＳデバイスのようないくつかの応用では、モート領域１２がｐ形に高濃度ドープされたシリコンを含み、モート領域１４がｎ形に高濃度ドープされたシリコンを含んでいるか、あるいはその逆になっている。” | **未被公开**。对比文件公开了基本セル（单元）包含被绝缘区域16分离的モート領域（扩散区域）12和14，并且其中一个可以是N型掺杂（例如，モート領域14包含n形に高濃度ドープされたシリコン）。然而，对比文件并未描述该N型扩散区域“跨所述单元延伸并且还延伸到所述单元外”。从图1可以看出，モート領域12和14被限定在由绝缘区域16界定的区域内，并未显示或描述其延伸到单元边界之外。目标专利中该特征的作用是使扩散区域在相邻单元间共享，以改善边缘器件性能并允许虚设器件的形成和结扎。对比文件中的扩散区域是独立的，用于形成有效晶体管，不涉及跨单元延伸和共享的概念。因此，该特征未被对比文件公开。 |
| 技术特征B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域 <br> **未被公开** | 【図１】、【００１６】“基本セル１０が示されている。このセルは絶縁領域１６で分離されたモート領域１２とモート領域１４とを含んでいる。”<br>【００１７】“例えばＣＭＯＳデバイスのようないくつかの応用では、モート領域１２がｐ形に高濃度ドープされたシリコンを含み、モート領域１４がｎ形に高濃度ドープされたシリコンを含んでいるか、あるいはその逆になっている。” | **未被公开**。理由与特征A类似。对比文件公开了基本セル包含P型扩散区域（例如，モート領域12包含p形に高濃度ドープされたシリコン），但未描述该P型扩散区域“跨所述单元延伸并且还延伸到所述单元外”。其作用与目标专利中不同，不涉及共享和边缘性能改善。因此，该特征未被对比文件公开。 |
| 技术特征C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件 <br> **《直接公开》** | 【００１９】“導電性ゲート３０がチャネル領域２２と２８を覆う絶縁層の上に形成され、... ゲートは典型的には、例えば高濃度にドープされた多結晶シリコンを含む。”<br>【００２１】“モート領域１２中にトランジスタＴ１が形成される。 トランジスタＴ１は...ゲート３０を含んでいる。 同様に、モート領域１４中にトランジスタＴ２が形成され、それは...ゲート３０を含んでいる。” | **直接公开**。对比文件明确公开了在モート領域（扩散区域）12和14的チャネル領域（通道区域）22和28上形成导电性ゲート（栅极）30（例如，多晶硅），并且该栅极与扩散区域交叉形成了晶体管T1和T2（半导体器件）。这完全对应于目标专利中的“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”。因此，本领域技术人员能毫无疑义地从对比文件得出该技术方案。 |
| 技术特征D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处 <br> **未被公开** | 无相关内容。对比文件描述了在扩散区域上形成栅极以创建有效晶体管（例如，T1， T2），如图1和图2所示。所有提及的栅极（如30， 130， 130‘）都是为了形成功能性的晶体管，或通过蚀刻（在窗口32处）将其分离为独立的晶体管栅极。文件中没有提及“虚设(dummy)”栅极或器件的概念。 | **未被公开**。目标专利的“虚设栅极”特指布置在单元相对边缘、与延伸的扩散区域相交叠但不作为功能器件工作的栅极，其作用是通过结扎（连接到电源/地）来禁用。对比文件完全没有提及“虚设”栅极的概念。其所有栅极都是为了形成有效的、可工作的晶体管（例如，构成逻辑门的一部分）。虽然对比文件的栅极30横跨了P型和N型扩散区域，但它是作为一个连续的栅极来同时控制两个晶体管，这与目标专利中用于创建可被禁用的虚设器件对的“虚设栅极”在功能和目的上完全不同。因此，该特征既未被直接公开，也未被隐含公开。 |
| 技术特征E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件 <br> **未被公开** | 无相关内容。对比文件描述了在绝缘层160中形成接触孔（コンタクトホール）和互连线（相互接続）以实现晶体管器件之间的所需连接（【００４２】，【００４３】），但并未描述任何将栅极或器件“耦合到供电源以禁用”该器件的导线或连接。 | **未被公开**。目标专利中该特征的核心在于通过导线将虚设器件的栅极连接到电源（VDD或VSS）使其处于固定电位，从而“禁用”该虚设器件，防止其成为有效的、影响电路功能的晶体管。对比文件完全没有提及为了“禁用”器件而进行的任何连接。其互连线的目的是构建功能电路，而非禁用某些结构。因此，该特征未被对比文件公开。 |
| 技术特征F：其中所述供电源在所述单元的一侧上 <br> **未被公开** | 无相关内容。对比文件未描述标准单元的供电源（如VDD， VSS）的布局或位置。 | **未被公开**。目标专利中该特征限定了电源仅位于单元的一侧，这与“一指单元”架构相关，并决定了哪个边缘的虚设栅极需要被结扎。对比文件完全没有涉及单元电源布局的任何信息。因此，该特征未被公开。 |
| 技术特征G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上 <br> **未被公开** | 无相关内容。如特征D和E所述，对比文件未公开“虚设器件”以及将其耦合到电源的“第一导线”，因此更无从谈起该虚设器件布置在单元的哪个边缘。 | **未被公开**。该特征依赖于特征D和E的存在。由于对比文件未公开虚设器件及其结扎导线，因此该限定特征也未被公开。 |
| 技术特征H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源。 <br> **未被公开** | 无相关内容。理由同上。 | **未被公开**。该特征同样是目标专利“一指单元”架构下虚设器件结扎方案的具体描述。由于对比文件未公开任何虚设器件及其与电源的连接关系，该特征也未被公开。 |
| 技术特征I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触。 <br> **未被公开** | 无相关内容。对比文件未公开“第一导线”、“虚设器件的虚设栅极”以及目标专利图2中所示的这种特定的接触结构（栅极结扎214同时接触虚设栅极208和其与功能栅极206之间的扩散区域）。 | **未被公开**。该特征是目标专利中实现虚设器件结扎的具体布线细节。对比文件中没有与之相对应的结构或描述。 |
| 技术特征J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极 <br> **未被公开** | 【図２】、【００２４】“モート領域１１２は２つのチャネル領域１２２と１２２′を含んでいる。同様に、モート領域１１４はチャネル領域１２８と１２８′を含んでいる。... ゲート１３０...ゲート１３０′が設けられる。この構成において、２つのトランジスタＴ１とＴ１′（あるいはＴ２とＴ２′）が各々のモート領域中に形成される。” | **隐含公开**。对比文件图2和【００２４】明确公开了在一个モート領域（扩散区域）112上设置了两个ゲート（栅极）130和130‘，从而在该扩散区域上形成了两个晶体管（T1和T1’）。这对应于“在每个扩散区域之上的多个导电栅极”。本领域技术人员可以从该描述中毫无疑义地得出，在P型和N型每个扩散区域上都可以布置多个栅极以形成多个晶体管。因此，该技术特征被对比文件隐含公开。 |
| 技术特征K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头。 <br> **未被公开** | 无相关内容。对比文件未提及“输出接头（output tab）”或其类似结构。图1-4中显示了互连线34，但其是作为独立的布线层（ポリのトンネルライン）描述的，用于提供额外的互连手段，并非布置在多个栅极之间作为“输出接头”的特定结构（如目标专利图2中的输出接头204）。 | **未被公开**。目标专利中的“输出接头”是单元内部连接晶体管的输出节点，通常位于多个栅极之间。对比文件没有公开这种特定命名的结构。虽然对比文件有互连线，但其目的和位置并不必然对应于目标专利中定义的“输出接头”。因此，该特征未被公开。 |
| 技术特征L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联。 <br> **未被公开** | 【００２０】、【００２１】“ゲート窓３２が示されており、これはもし、モート領域１２を覆うゲートをモート領域１４を覆うゲートから電気的に切り離さなければならない場合に、エッチされるべきゲート３０の部分３０ｃを示している。” | **未被公开**。对比文件确实提到了通过蚀刻（在窗口32处）可以将一个横跨P型和N型扩散区域的连续栅极30切割开，使其成为与P型扩散区域相关联的部分30a和与N型扩散区域相关联的部分30b。然而，目标专利的“经切割的虚设栅极对”特指位于单元边缘、专门用于形成虚设器件且被结扎的栅极对（如图2中的虚设栅极208被多晶线切割掩模212切割）。对比文件中蚀刻栅极的目的是为了将原本连接的两个晶体管栅极分开，以用于不同的电路应用（如传输门），而不是为了创建或禁用虚设器件。两者的目的和作用完全不同。因此，该特征未被公开。 |
| 技术特征M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分。 <br> **未被公开** | 理由同特征L。对比文件中经蚀刻分离后的栅极部分（如30a， 30b）形成的是有效的P型或N型晶体管的一部分，而不是“虚设器件”。目标专利中的“虚设器件”是特意创建并通过结扎使其不工作的结构。两者概念不同。 | **未被公开**。由于对比文件未公开“虚设器件”，因此由其栅极部分形成的器件也就不可能是“虚设器件”。该特征未被公开。 |
| 技术特征N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件。 <br> **未被公开** | 无相关内容。如特征E所述，对比文件未描述任何将器件耦合到电源或接地以将其禁用的导线。 | **未被公开**。该特征与特征E类似，区别在于连接的目标是“接地”。由于对比文件完全没有涉及通过连接电源或接地来禁用器件的概念，因此该特征也未被公开。 |
### 结论
根据以上分析，对比文件JPH05114649A仅直接公开了技术特征C（在每个扩散区域之上的至少一个导电栅极，以创建半导体器件），并隐含公开了技术特征J（所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极）。其余技术特征A、B、D、E、F、G、H、I、K、L、M、N均未被对比文件公开，无论是直接公开还是隐含公开。未被公开的特征主要涉及目标专利的核心发明点：延伸到单元外的共享扩散区域、布置在单元相对边缘的虚设栅极对、以及通过导线连接到电源/接地来禁用虚设器件的特定架构。
<<<C>>>
<<<j>>>