**对比文件名称**：2017-01-26_JP2017022395A_发明专利_JP2017022395A 共用拡散標準セルの構造
**目标专利名称**：232共享扩散标准单元架构CN104769718B
**本次调用的模型名称**：专利创造性评估模型
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **A：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域**<br>《直接公开》 | [0004]段：“セルは、セルにわたっておよびセルの外側にも延在するNタイプの拡散領域...を含む。”<br>(译文：所述单元包括跨所述单元延伸并且还延伸到所述单元外的N型扩散区域...) | 对比文件[0004]段明确记载了“跨单元延伸并延伸到单元外的N型扩散区域”，该特征在对比文件中作为构成标准单元的基本组成部分，其作用与目标专利相同，都是为了提供扩散区域以形成晶体管的有源区。本领域技术人员能够毫无疑义地确定该技术方案已被公开。 |
| **B：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域**<br>《直接公开》 | [0004]段：“...セルにわたっておよびセルの外側にも延在するPタイプの拡散領域を含む。”<br>(译文：...包括跨所述单元延伸并且还延伸到所述单元外的P型扩散区域。) | 对比文件[0004]段明确记载了“跨单元延伸并延伸到单元外的P型扩散区域”，该特征在对比文件中作为构成标准单元的基本组成部分，其作用与目标专利相同。本领域技术人员能够毫无疑义地确定该技术方案已被公开。 |
| **C：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件**<br>《直接公开》 | [0004]段：“セルはまた、半導体デバイスを生成するために各拡散領域の上方にポリラインを含む。”<br>(译文：所述单元还包括，为了创建半导体器件，在每个扩散区域之上的多晶线。) | 对比文件[0004]段明确记载了在“各扩散区域之上”设置“ポリライン”（即多晶线），其目的是“生成半导体器件”。多晶线是本领域中公知的导电栅极的一种形式。因此，该特征被对比文件直接公开，且作用相同。 |
| **D：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处**<br>《直接公开》 | [0004]段：“セルは一対のダミーポリラインをさらに含み、各ダミーポリラインは、一対のダミーデバイスを生成するために、Nタイプの拡散領域とPタイプの拡散領域上方に配置される。一対のダミーポリラインは、セルの反対側の端部に配置される。”<br>(译文：所述单元还包含一对虚设多晶线，每条虚设多晶线被布置在N型扩散区域和P型扩散区域之上以创建一对虚设器件。所述一对虚设多晶线被布置在所述单元的相对的边缘处。)<br>另见图2的虚设栅极208和218。 | 对比文件[0004]段文字以及图2（对应于目标专利图2）明确公开了“一对虚设多晶线”（即虚设栅极），每个布置在两种扩散区域上以创建虚设器件对，且该对位于单元的相对边缘（左、右）。其作用与目标专利相同，均是在单元边界处形成潜在的、需要被禁用的器件。本领域技术人员能够毫无疑义地确定该技术方案已被公开。 |
| **E：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件**<br>《直接公开》 | [0018]段：“ゲートタイオフ(導電線)214”（译文：栅极结扎（导线）214）<br>[0020]段：“ダミーゲート208は、1つのタイオフ214と共に電源(PWR)に結合され...ダミーデバイスを無効にする。”<br>(译文：虚设栅极208通过一条结扎线214耦合到电源(PWR)...以禁用虚设器件。) | 对比文件明确公开了“ゲートタイオフ(導電線)214”（即导线），并将其描述为用于将虚设栅极208耦合到电源（PWR）以禁用该虚设器件。这与目标专利特征E的作用完全相同。因此，该特征被直接公开。 |
| **F：其中所述供电源在所述单元的一侧上**<br>《直接公开》 | [0020]段：“電源(PWR)およびグラウンドソース(GND)は、セル200の片側に提供される。”<br>(译文：电源(PWR)和接地源(GND)被提供在单元200的一侧上。) | 对比文件[0020]段明确记载了电源和接地仅位于单元的一侧。这与目标专利特征F的限定完全一致，其作用也是为单元供电并定义“不对称”架构的电源布局。 |
| **G：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上**<br>《直接公开》 | [0021]段：“例えば、図2に示されたように、ゲートタイオフ214は、セル200の左端に設置される。”<br>(译文：例如，如图2所示，栅极结扎214被设置在单元200的左端。)<br>结合图2可知，只有左侧的虚设栅极208被导线214耦合。 | 对比文件文字结合图2明确示出，导线214（第一导线）仅连接在单元左侧边缘的虚设栅极208上。因此，被导线耦合的虚设器件（即虚设栅极208及其形成的虚设器件）仅布置在单元的一个边缘（左侧）上。该特征被直接公开。 |
| **H：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源**<br>《隐含公开》 | [0018]段描述了单元200具有“タイオフされたダミーゲート208”（被结扎的虚设栅极）和“タイオフされていないダミーゲート218”（未被结扎的虚设栅极）。<br>[0021]段说明了“タイオフダミーゲートを1つだけ有するセル構造は、非対称構造と称され得る。”<br>(译文：仅具有一个被结扎的虚设栅极的单元结构可被称为不对称结构。)<br>图2显示虚设栅极218在右侧边缘，且无导线将其连接到左侧的电源。 | 对比文件明确区分了“被结扎”和“未被结扎”的虚设栅极，并定义了“不对称结构”即单元仅一侧有电源，且只有一个虚设栅极被结扎（耦合到电源）。结合图2，本领域技术人员可以毫无困难地推断出：在单元200中，位于左侧（被结扎侧）相对边缘（即右侧边缘）的虚设栅极218，由于未被结扎（即图2中无导线连接至左侧电源），因此其不耦合到单元该侧（左侧）的电源。这符合“隐含公开”的宽松判断标准。 |
| **I：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触**<br>《直接公开》 | [0018]段：“ゲートタイオフ214は、タイオフされたダミーゲート208とポリラインゲート206およびタイオフされたダミーゲート208の間に定義された拡散領域202の一部の両方に接している。”<br>(译文：栅极结扎214与被结扎的虚设栅极208、以及限定在多晶线栅极206与被结扎的虚设栅极208之间的扩散区域202的一部分两者接触。) | 对比文件[0018]段明确、毫无歧义地描述了导线214同时与虚设栅极208以及位于导电栅极（多晶线栅极206）与该虚设栅极208之间的扩散区域部分接触。这与目标专利特征I的限定完全一致，其作用是实现电连接以禁用虚设器件。 |
| **J：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极**<br>《隐含公开》 | 图2中明确示出了在P型和N型扩散区域上方，有多个并排的“ポリラインゲート206”（多晶线栅极，即导电栅极）。<br>说明书[0018]段提及“ポリラインゲート206”（复数形式）。 | 虽然对比文件文字未明确使用“多个”一词，但其图2清晰示出了多个导电栅极（206），并且[0018]段提及“ポリラインゲート”也暗示了不止一个。本领域技术人员观察图2可以毫无疑义地得出“在每个扩散区域之上有多个导电栅极”的结论。根据宽松的隐含公开判断标准，该特征被隐含公开。 |
| **K：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头**<br>《隐含公开》 | 图2中明确示出了“出力タブ204”（输出接头204）位于多个导电栅极206之间。<br>说明书[0018]段提到了“出力タブ204”。 | 对比文件图2明确显示了输出接头204位于多个栅极206之间。尽管文字部分未详细描述其位置关系，但结合附图，本领域技术人员能够直接、毫无疑义地确定“输出接头布置在多个导电栅极之间”这一结构特征。根据隐含公开的判断标准，该特征被隐含公开。 |
| **L：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联**<br>《直接公开》 | [0020]段：“タイオフされたダミーゲート208のPMOSおよびNMOS一部(すなわち、カットダミーポリライン)”（译文：被结扎的虚设栅极208的PMOS和NMOS部分（即，经切割的虚设多晶线））<br>图2中，虚设栅极208、218均被“ポリラインカットマスク212”（多晶线切割掩模212）切割，分别对应P型和N型扩散区域。 | 对比文件明确提出了“カットダミーポリライン”（经切割的虚设多晶线）的概念，并指出虚设栅极208被切割为PMOS部分和NMOS部分，分别与P型扩散区域和N型扩散区域相关联（形成PMOS和NMOS虚设器件）。图2也清晰地展示了这一结构。因此，该特征被直接公开。 |
| **M：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分**<br>《隐含公开》 | [0018]段：“タイオフされたダミーゲート208と上の(pタイプ)拡散領域202の交差部は、第1のダミーデバイスを形成し、ならびにタイオフされたダミーゲート208と下の(nタイプ)拡散領域202の交差部は第2のダミーデバイスを形成する。”<br>(译文：被结扎的虚设栅极208与上部的(P型)扩散区域202的交叉部分形成第一虚设器件，并且被结扎的虚设栅极208与下部的(N型)扩散区域202的交叉部分形成第二虚设器件。) | 对比文件明确说明，虚设栅极（208）与P型扩散区域交叉形成（P型）虚设器件，与N型扩散区域交叉形成（N型）虚设器件。由于虚设栅极已被切割（特征L），那么切割后的虚设栅极的P型部分必然与P型扩散区域相关联，形成P型虚设器件的一部分；其N型部分则与N型扩散区域相关联，形成N型虚设器件的一部分。这是本领域技术人员能够从公开内容中合理、直接推导出的必然结果。 |
| **N：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件**<br>《直接公开》 | [0020]段：“ダミーゲート208は、1つのタイオフ214と共に電源(PWR)に結合され、かつ別のタイオフ214と共にグラウンド(GND)に結合される。”<br>(译文：虚设栅极208通过一条结扎线214耦合到电源(PWR)，并且通过另一条结扎线214耦合到接地(GND)。) | 对比文件[0020]段明确记载了使用“另一条结扎线214”（即第二导线）将虚设栅极208（代表虚设器件）耦合到接地(GND)，目的是为了禁用该虚设器件（PMOS部分）。这与目标专利特征N的限定完全一致。因此，该特征被直接公开。 |
<<<A>>><<<B>>><<<C>>><<<D>>><<<E>>><<<F>>><<<G>>><<<I>>><<<L>>><<<N>>><<<h>>><<<j>>><<<k>>><<<m>>>