对比文件名称：2010-09-15_JP4543061B_发明专利_JP4543061B2 Semiconductor integrated circuit
目标专利名称：232共享扩散标准单元架构CN104769718B
本次调用模型名称：深度专利创造性评估模型
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：跨所述单元延伸并且还延伸到所述单元外的N型扩散区域 <br> **《未公开》** | 对比文件第[2]段：“この標準セル１は、第１の拡散領域２と第１のゲート電極３とを有するｐ型ＭＯＳトランジスタ４と、第２の拡散領域５と第２のゲート電極６とを有し、前記ｐ型ＭＯＳトランジスタ４との間に素子分離するためのＳＴＩ７が第１の境界線１００ａと略平行に介在するｎ型ＭＯＳトランジスタ８と、を備える。” （翻译：该标准单元1包括：具有第一扩散区域2和第一栅电极3的p型MOS晶体管4，以及具有第二扩散区域5和第二栅电极6的n型MOS晶体管8，其中用于元件隔离的STI 7介于p型MOS晶体管4与n型MOS晶体管8之间，且大致平行于第一边界线100a。） | 对比文件公开了标准单元内存在N型扩散区域（第二扩散区域5）。然而，对比文件明确描述了标准单元由边界线（100a， 100b）所“区画”（划定范围），其扩散区域（2， 5）位于单元边界内，并未描述或暗示这些扩散区域“延伸到单元外”。虽然对比文件提到“拡散領域を隣接する他の標準セルと連続化することができる”（可以使扩散区域与相邻的其他标准单元连续化），但这指的是通过在单元边界设置虚设晶体管（10a， 10b， 12a， 12b）来实现相邻单元扩散区的连接，而非本专利中“扩散区域自身主动延伸超出单元边界”的技术手段。因此，对比文件未公开技术特征A。 |
| **技术特征B**：跨所述单元延伸并且还延伸到所述单元外的P型扩散区域 <br> **《未公开》** | 同上。对比文件公开了标准单元内存在P型扩散区域（第一扩散区域2）。 | 理由同技术特征A。对比文件未公开P型扩散区域延伸到单元外的技术特征。 |
| **技术特征C**：在每个扩散区域之上的至少一个导电栅极，以创建半导体器件 <br> **《直接公开》** | 对比文件第[2]段：“この標準セル１は、第１の拡散領域２と第１のゲート電極３とを有するｐ型ＭＯＳトランジスタ４と、第２の拡散領域５と第２のゲート電極６とを有し…ｎ型ＭＯＳトランジスタ８と、を備える。” | 对比文件明确公开了在P型扩散区域（第一扩散区域2）之上有第一栅电极3以形成p型MOS晶体管4，在N型扩散区域（第二扩散区域5）之上有第二栅电极6以形成n型MOS晶体管8。栅电极（多晶硅栅极）即为导电栅极。这与目标专利中“在每个扩散区域之上的至少一个导电栅极，以创建半导体器件”的技术特征完全相同，且作用均为形成单元内的有效功能晶体管。因此，该技术特征被对比文件直接公开。 |
| **技术特征D**：虚设栅极对，每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上以至少创建虚设器件对，该对虚设栅极布置在所述单元的相对的边缘处 <br> **《未公开》** | 对比文件第[2]段：“さらに、標準セル１は、第２の境界線１００ｂで隣接する標準セル１ｂとの間を素子分離するためのダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂを備える。これらのダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂは、第２の境界線１００ｂ上に、ｐ型ＭＯＳトランジスタ４の第１の拡散領域２に隣接して配置された第３のゲート電極９ａ、９ｂを有する。” <br> 以及“さらに、標準セル１は、第２の境界線１００ｂで隣接する標準セル１ｂとの間を素子分離するためのダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂを備える。これらのダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂは、第２の境界線１００ｂ上に、ｎ型ＭＯＳトランジスタ８の第２の拡散領域５に隣接して配置された第４のゲート電極１１ａ、１１ｂを有する。” | 对比文件公开了在单元边界（第二边界线100b）上设置有虚设晶体管及其栅极。然而，目标专利要求“每个虚设栅极布置在所述N型扩散区域和所述P型扩散区域之上”，这意味着单个虚设栅极同时跨过P型和N型扩散区域，从而形成一对（P型和N型）虚设器件。而对比文件中的虚设栅极是分开的：第3栅极（9a, 9b）仅布置在P型扩散区域2之上形成虚设p型晶体管，第4栅极（11a, 11b）仅布置在N型扩散区域5之上形成虚设n型晶体管。对比文件并未公开一个同时跨过两种扩散类型的“虚设栅极”。此外，对比文件的虚设栅极对（9a/9b, 11a/11b）是否严格布置在“相对的边缘处”取决于对“对”的理解，但其布局的核心构思与目标专利的“单个栅极跨双扩散区”存在本质差异。因此，该技术特征未被公开。 |
| **技术特征E**：以及至少一个第一导线，所述至少一个第一导线被配置成将所述虚设器件对中的至少一个虚设器件耦合到供电源以禁用所述至少一个虚设器件 <br> **《直接公开》** | 对比文件第[2]段：“ダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂの第３のゲート電極９ａ、９ｂは、この第３のゲート電極９ａ、９ｂの標準セル１中心側の端部に接続された第１のコンタクト１３ａ、１３ｂにより電源配線１０１に接続されている。したがって、ダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂがオフするように、第３のゲート電極９ａ、９ｂに電源電位ＶＤＤが印加される。” | 对比文件明确公开了通过“第1的接触13a, 13b”（即导线/接触孔结构）将虚设p型晶体管（10a， 10b）的栅极（9a， 9b）连接到电源配线101，从而施加电源电位VDD使其关闭（オフする）。这完全对应于目标专利中“将虚设器件耦合到供电源以禁用该虚设器件”的技术特征，且作用完全相同。因此，该技术特征被对比文件直接公开。 |
| **技术特征F**：其中所述供电源在所述单元的一侧上 <br> **《未公开》** | 对比文件第[2]段：“ｐ型ＭＯＳトランジスタ４は、ソースがコンタクト２ａを介して電源配線１０１に接続され…ｎ型ＭＯＳトランジスタ８は、ソースがコンタクト５ａを介してグランド配線１０２に接続され”。结合图1可见，电源配线101和接地配线102沿单元上下边界（第一边界线100a方向）设置。 | 目标专利此特征限定了“供电源在单元的一侧上”，这对应于其说明书附图2和图3描述的“一指单元”（电源在一侧）和“两指单元”（电源在两侧）架构中的“一指”情形。对比文件中，电源配线（VDD）和接地配线（GND）是沿着单元的一个方向（例如高度方向）的边界布置的，从图1看，它们位于单元的上下两侧，并非集中在“一侧”。对比文件未描述或暗示供电源仅位于单元的一侧。因此，该技术特征未被公开。 |
| **技术特征G**：其中耦合到所述至少一个第一导线的所述至少一个虚设器件布置在所述单元的仅一个边缘上 <br> **《未公开》** | 对比文件第[2]段描述了在第二边界线100b上设置有虚设p型晶体管（10a, 10b）和虚设n型晶体管（12a, 12b）。从图1布局看，这些虚设晶体管及其栅极（9a, 9b, 11a, 11b）位于单元的同一侧边缘（右侧）。然而，其连接电源的“第1接触”（13a， 13b）所连接的虚设p型晶体管也位于该侧。 | 此特征依赖于特征F（供电源在一侧）的成立。由于对比文件未公开供电源在单元一侧，因此“仅一个边缘”上的虚设器件被耦合到该侧电源的特定架构也就不存在。虽然对比文件附图中连接电源的虚设器件恰好位于一侧，但这并非基于“供电源仅在一侧”这一前提的设计选择，而是其布局的自然结果。目标专利此特征是其“不对称架构”的核心限定之一，对比文件未公开该架构。 |
| **技术特征H**：并且在所述单元的所述边缘的相对边缘上的至少一个虚设器件不耦合至在所述单元的所述一侧上的所述供电源 <br> **《未公开》** | 无相应记载。对比文件中，在设有虚设晶体管的一侧（第二边界线100b），所有虚设晶体管（10a， 10b， 12a， 12b）的栅极均通过接触连接到电源或接地。对比文件未描述单元在“相对边缘”上还存在其他不连接电源的虚设器件。 | 此特征同样是目标专利“不对称架构”的一部分，描述了一指单元中，一个边缘的虚设器件被结扎（耦合到电源），而相对边缘的虚设器件未被结扎（等待与相邻单元共享结扎）。对比文件既未公开供电源在一侧（特征F），也未描述单元有两个边缘存在虚设器件且其中一个不连接电源的布局。因此，该技术特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个第一导线与所述至少一个虚设器件的虚设栅极以及限定在所述至少一个导电栅极与所述至少一个虚设器件的虚设栅极之间的扩散区域部分接触 <br> **《未公开》** | 对比文件第[2]段：“ダミーｐ型ＭＯＳトランジスタ１０ａ、１０ｂの第３のゲート電極９ａ、９ｂは、この第３のゲート電極９ａ、９ｂの標準セル１中心側の端部に接続された第１のコンタクト１３ａ、１３ｂにより電源配線１０１に接続されている。” 描述了接触（13a， 13b）连接至栅极端部。 | 目标专利说明书附图2和描述（[0024]段）明确指出，栅极结扎（导线）214同时与经结扎的虚设栅极208以及限定在多晶线栅极206与该虚设栅极208之间的扩散区域部分接触。这是一种特定的接触结构，用于实现电连接。对比文件仅公开了接触（13a, 13b）连接到栅极（9a, 9b），并未描述该接触还与栅极之间的扩散区域部分接触。因此，该具体结构特征未被公开。 |
| **技术特征J**：其特征在于，所述至少一个导电栅极包括在每个扩散区域之上的多个导电栅极 <br> **《直接公开》** | 对比文件在实施例6（第[2]段）描述：“この標準セル５０１は、第１の拡散領域５０２ａ、５０２ｂと第１のゲート電極３ａとを有する第１のｐ型ＭＯＳトランジスタ４ａと、第１の拡散領域５０２ｂ、５０２ｃと第１のゲート電極３ｂとを有する第２のｐ型ＭＯＳトランジスタ４ｂと、を備える。また、標準セル５０１は、第２の拡散領域５０５ａ、５０５ｂと第２のゲート電極６ａとを有する第１のｎ型ＭＯＳトランジスタ８ａと、第２の拡散領域５０５ｂ、５０５ｃと第２のゲート電極６ｂとを有する第２のｎ型ＭＯＳトランジスタ８ｂと、を備える。” | 对比文件明确公开了在P型扩散区域（502a， 502b， 502c）之上有多个栅极（3a， 3b）形成多个p型晶体管（4a， 4b）；在N型扩散区域（505a， 505b， 505c）之上有多个栅极（6a， 6b）形成多个n型晶体管（8a， 8b）。这完全对应于“在每个扩散区域之上的多个导电栅极”。因此，该技术特征被直接公开。 |
| **技术特征K**：并且所述单元进一步包括布置在所述多个导电栅极之间的输出接头 <br> **《隐含公开》** | 对比文件第[2]段（实施例6）：“第１、２のｐ型ＭＯＳトランジスタ４ａ、４ｂは、ソースがコンタクト２ａを介して電源配線１０１に接続され、ドレインがコンタクト２ｂを介して出力Ｚに接続され…第２のｎ型ＭＯＳトランジスタ８ｂは、ドレインがコンタクト５ｂを介して出力Ｚおよび第１、第２のｐ型ＭＯＳトランジスタ４ａ、４ｂのドレインに接続され”。结合图7布局，输出Z通过接触2b、5b引出，这些接触位于多个栅极（3a， 3b， 6a， 6b）之间的区域。 | 对比文件公开了单元具有输出（Z），并通过接触（2b， 5b）实现电连接。输出接头可以理解为输出端子或连接点。从图7的布局来看，输出连接的接触（2b， 5b）物理上位于多个有效晶体管的栅极（3a， 3b， 6a， 6b）之间的区域。本领域技术人员结合电路图和布局图，能够直接且毫无疑义地确定输出连接点位于这些构成电路的晶体管栅极之间。因此，该特征被对比文件隐含公开。 |
| **技术特征L**：其特征在于，每个虚设栅极包括经切割的虚设栅极对，每个经切割的虚设栅极或是与所述P型扩散区域相关联或是与所述N型扩散区域相关联 <br> **《未公开》** | 对比文件第[2]段公开了独立的第3栅极（9a， 9b， 仅与P型扩散区关联）和第4栅极（11a， 11b， 仅与N型扩散区关联）。 | 目标专利中“经切割的虚设栅极对”指的是一个连续的虚设多晶线（栅极）被切割成两部分，分别与P型和N型扩散区域相关联（参见说明书[0024]段对多晶线切割掩模212的描述）。对比文件中的虚设栅极自始就是独立的、分开的，不存在一个先连续再被“切割”的过程或结构。两者在虚设栅极的物理结构和形成方式上不同。因此，该技术特征未被公开。 |
| **技术特征M**：其特征在于，每个经切割的虚设栅极形成P型虚设器件或N型虚设器件的一部分 <br> **《未公开》** | 无相应记载。 | 此特征是对特征L的进一步限定。由于特征L（经切割的虚设栅极）未被公开，因此该从属特征M也未被公开。 |
| **技术特征N**：其特征在于，进一步包括至少一个第二导线，所述至少一个第二导线被配置将所述虚设器件对中的至少一个虚设器件耦合到接地，以禁用所述至少一个虚设器件 <br> **《直接公开》** | 对比文件第[2]段：“ダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂの第４のゲート電極１１ａ、１１ｂは、この第４のゲート電極１１ａ、１１ｂの標準セル１中心側の端部に接続された第２のコンタクト１４ａ、１４ｂによりグランド配線１０２に接続されている。したがって、ダミーｎ型ＭＯＳトランジスタ１２ａ、１２ｂがオフするように、第４のゲート電極１１ａ、１１ｂにグランド電位ＧＮＤが印加される。” | 对比文件明确公开了通过“第2的接触14a, 14b”（即导线/接触孔结构）将虚设n型晶体管（12a， 12b）的栅极（11a， 11b）连接到接地配线102，从而施加接地电位GND使其关闭（オフする）。这完全对应于目标专利中“将虚设器件耦合到接地以禁用该虚设器件”的技术特征，且作用完全相同。因此，该技术特征被对比文件直接公开。 |
<<<C>>><<<E>>><<<J>>><<<N>>><<<k>>>