**对比文件名称**：2008-01-17_JP2008011132A_发明专利_JP2008011132A 90-degree phase shifter
**目标专利名称**：在反馈回路中具有占空比调整的分频器CN105324938B
**本次调用的模型名称**：GPT-4
### 特征比对表格
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **特征A《直接公开》**<br>包括：多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数 | [2] “分周回路１０は、マスターＤラッチ１１及びスレーブＤラッチ１２が従属接続されたマスタースレーブ形のＴフリップフロップである。”<br>“このように構成されたＭＳ−ＦＦは、クロック信号ＣＬＫの立ち上がりエッジでスレーブＤラッチ７２のＱ出力（Ｑ Ｐ ）が反転するＴフリップフロップとして動作し、スレーブＤラッチ７２のＱ出力（Ｑ Ｐ ）には、クロック信号ＣＬＫを２分周した、つまり周波数が１／２の信号が出力される。” | 对比文件明确公开了由两个D锁存器（マスターＤラッチ和スレーブＤラッチ）主从连接构成的T触发器，该电路构成一个分频电路（分周回路）。该电路接收时钟信号CLK，并输出频率为CLK频率一半（即1/2）的信号，实现了“除以2”的功能。这直接公开了“多个除法器电路耦合在反馈回路中，接收第一频率时钟信号并提供第二频率（第一频率的分数）的分割信号”的技术特征。 |
| **特征B《隐含公开》**<br>以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路， | [2] “本発明にかかる９０度移相器は、交流成分増幅部及び分周回路を備える。 前記交流成分増幅部は、デューティ比が５０％からずれた差動クロック信号を入力し、正の利得傾斜特性を持つ。”<br>“発明の実施の形態２では、位相差検知回路２３によって検出した出力信号の位相差に応じて、可変キャパシタ２１１の容量を変更することとした。” | 对比文件公开了在分频电路（分周回路）之前设置了“交流成分増幅部”（如HPF13），用于对输入的时钟信号进行波形处理，以校正由于占空比（デューティ比）偏离50%导致的输出相位误差。在实施方式2中，还公开了通过可变电容器（可変キャパシタ211）调整锁存器输出端的电容来调整输出信号的转换时间，从而维持90度相位差。虽然对比文件将这些电路描述为用于“相位调整”，但其调整机制是通过改变信号的波形（转换速率/时间）来实现的，而信号波形的变化直接影响信号的占空比。本领域技术人员可以理解，为了校正输出信号的相位差至90度，必然需要对内部信号的转换特性（即占空比相关参数）进行调整。因此，对比文件隐含公开了“在反馈回路内耦合到除法器电路的调整电路”这一概念，尽管其明确目的是相位调整，但所执行的功能在技术实质上涵盖了占空比调整。 |
| **特征C《未公开》**<br>并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号， | 无对应内容。 | 对比文件中的调整电路（HPF或可变电容）并非接收从一个锁存器输出的“分割信号”并进行占空比调整后，再提供给另一个锁存器。HPF处理的是原始的输入时钟信号CLK和CLKB。可变电容则是直接连接在锁存器的输出节点上，调整的是该节点的负载电容，而不是接收一个分割信号并生成一个独立的“占空比调整的信号”反馈给另一个锁存器。因此，该特征未被公开。 |
| **特征D《未公开》**<br>其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路， | 无对应内容。 | 对比文件中的反馈回路仅存在于两个D锁存器之间（例如，スレーブＤラッチ的反转Q输出反馈到マスターＤラッチ的D输入）。没有独立的“占空比调整电路”被串联在这个反馈回路中，并形成从最后一个调整电路到第一个除法器电路的信号路径。因此，该特征未被公开。 |
| **特征E《直接公开》**<br>其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。 | [2] “マスターＤラッチ１１及びスレーブＤラッチ１２は、様々な回路構成によって実現可能である。 マスターＤラッチ１１の回路構成の一例を図３に示す。”<br>图3及相关描述显示，锁存器包含晶体管M3和M4，其栅极分别连接到G输入（Ｇ_P，非反相）和反转G输入（Ｇ_N，反相）端子，用于接收差分时钟信号。 | 对比文件图3及其说明公开了D锁存器（例如マスターＤラッチ11）的具体电路构成，其中明确包括了在非反相输入（G_P）和反相输入（G_N）处接收差分时钟信号的元件（晶体管M3和M4），并在其输出节点（例如Q_P和Q_N）提供输出。这直接公开了该技术特征。 |
| **特征F《直接公开》**<br>所述多个除法器电路包括：第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号 | [2] “分周回路１０は、マスターＤラッチ１１及びスレーブＤラッチ１２が従属接続されたマスタースレーブ形のＴフリップフロップである。”<br>“マスターＤラッチ１１のＱ出力（Ｑ Ｐ ）を取り出す端子ＭＱの出力信号の位相を０度と決め” | 对比文件明确公开了分频电路由两个锁存器构成：マスターＤラッチ（第一锁存器）和スレーブＤラッチ（第二锁存器）。マスターＤラッチ接收时钟信号（通过其G输入），并在其Q输出（例如端子MQ）提供输出信号（0度信号），即第一分割的信号。因此，该特征被直接公开。 |
| **特征G《直接公开》**<br>以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。 | [2] “分周回路１０は、マスターＤラッチ１１及びスレーブＤラッチ１２が従属接続されたマスタースレーブ形のＴフリップフロップである。”<br>“スレーブＤラッチ１２のＱ出力（Ｑ Ｐ ）を取り出す端子ＳＱの出力信号の位相を９０度” | 对比文件明确公开了スレーブＤラッチ（第二锁存器）接收时钟信号（通过其G输入），并在其Q输出（例如端子SQ）提供输出信号（90度信号），即第二分割的信号。因此，该特征被直接公开。 |
| **特征H《未公开》**<br>所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号 | 无对应内容。 | 对比文件中不存在一个独立的电路模块，其从第一锁存器（マスターＤラッチ）接收其分割信号（如MQ信号），进行占空比调整后，再将调整后的信号提供给第二锁存器（スレーブＤラッチ）。调整功能由前级的HPF或集成在锁存器输出端的可变电容实现，但信号路径并非如此。因此，该特征未被公开。 |
| **特征I《未公开》**<br>以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。 | 无对应内容。 | 同理，对比文件中不存在一个独立的电路模块，其从第二锁存器（スレーブＤラッチ）接收其分割信号（如SQ信号），进行占空比调整后，再将调整后的信号提供给第一锁存器（マスターＤラッチ）。反馈回路是锁存器输出之间的直接连接。因此，该特征未被公开。 |
| **特征J《未公开》**<br>所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。 | 无对应内容。 | 对比文件中完全没有公开任何通过“可调整偏置电流”来控制“反相器”以调整信号占空比的电路结构。其调整机制依赖于无源滤波器（HPF）的频率特性或可变电容，与目标专利中通过偏置电流控制反相器转换速率的方法完全不同。因此，该特征未被公开。 |
| **特征K《未公开》**<br>所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。 | 无对应内容。 | 由于特征J未被公开，特征K所依赖的“占空比控制器”在对比文件中也没有对应。对比文件中的相位差检测电路（位相差検知回路23）输出控制信号给可变电容，而非控制偏置电流。因此，该特征未被公开。 |
| **特征L《未公开》**<br>所述占空比控制器包括：查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号 | 无对应内容。 | 对比文件中没有公开“查找表”这一元件。因此，该特征未被公开。 |
| **特征M《未公开》**<br>以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。 | 无对应内容。 | 对比文件中没有公开“偏置电流生成器”这一用于生成可调整偏置电流的元件。因此，该特征未被公开。 |
| **特征N《未公开》**<br>所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。 | 无对应内容。 | 对比文件中，第一锁存器（マスターＤラッチ）的D输入接收的是第二锁存器（スレーブＤラッチ）的反转Q输出信号，这是一个直接的反馈信号，而非经过一个独立的“第二占空比调整电路”处理后的“占空比调整的信号”。因此，该特征未被公开。 |
| **特征O《直接公开》**<br>所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。 | [2] “スレーブＤラッチ１２の反転Ｑ出力（Ｑ Ｎ ）がマスターＤラッチ１１のＤ入力（Ｄ Ｐ ）に帰還接続される” | 对比文件明确说明了第二锁存器（スレーブＤラッチ12）的反转Q输出（Q_N）反馈连接到第一锁存器（マスターＤラッチ11）的D输入（D_P）。这直接公开了第一锁存器从第二锁存器接收（第二分割的）信号，并基于此提供其自己的输出信号（第一分割的信号）。 |
| **特征P《直接公开》**<br>（内容与特征O完全相同） | 同特征O引用。 | 同特征O论述。 |
| **特征Q《直接公开》**<br>所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。 | [2] “このように構成されたＭＳ−ＦＦは、クロック信号ＣＬＫの立ち上がりエッジでスレーブＤラッチ７２のＱ出力（Ｑ Ｐ ）が反転するＴフリップフロップとして動作し、スレーブＤラッチ７２のＱ出力（Ｑ Ｐ ）には、クロック信号ＣＬＫを２分周した、つまり周波数が１／２の信号が出力される。” | 对比文件明确描述了由两个D锁存器构成的分频电路作为T触发器工作，将输入时钟信号CLK进行2分频（除以2），输出信号的频率是输入频率的一半（1/2）。这直接公开了该技术特征。 |
| **特征R《直接公开》**<br>所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。 | [2] “マスターＤラッチ１１のＱ出力（Ｑ Ｐ ）を取り出す端子ＭＱの出力信号の位相を０度と決め...スレーブＤラッチ１２のＱ出力（Ｑ Ｐ ）を取り出す端子ＳＱの出力信号の位相を９０度” | 对比文件明确将第一锁存器（マスターＤラッチ）的Q输出信号（端子MQ）定义为0度相位信号，将第二锁存器（スレーブＤラッチ）的Q输出信号（端子SQ）定义为90度相位信号。这分别对应于同相（I）信号和正交（Q）信号。因此，该特征被直接公开。 |
<<<A>>><<<E>>><<<F>>><<<G>>><<<O>>><<<Q>>><<<R>>><<<b>>>