对比文件名称：2013-01-17_US2013015891A_发明申请_US20130015891A1 DYNAMIC DIVIDE BY 2 WITH 25% DUTY CYCLE OUTPUT WAVEFORMS
目标专利名称：在反馈回路中具有占空比调整的分频器CN105324938B
模型名称：专利创造性评估模型
### 特征比对表格
| 技术特征描述以及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：多个除法器电路(610a，610k)，耦合在反馈回路中，并且每个除法器电路被配置为接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号，所述第二频率是所述第一频率的分数<br>**《直接公开》** | 说明书第[0028]段：“...a frequency divider that includes at least one input line to deliver at least one signal with a first frequency, a divider stage (also referred to as a divider section) comprising multiple divider active components to produce output signals each with a second frequency equal to substantially half the first frequency...”； 图1及第[0031]-[0033]段描述了包括分频级150的电路，分频级150包含多个有源分频元件（晶体管152, 154, 156, 158以及锁存器160, 162），这些元件耦合在反馈回路中。第[0032]段指出输出I, Ib, Q, Qb的频率为第一频率的一半（ω/2）。 | 对比文件明确公开了分频器，其包括分频级（divider stage），该分频级包含多个分频有源元件（multiple divider active components），这些元件构成反馈回路的一部分（见图1中输出I/Ib/Q/Qb反馈至输入级110的路径）。分频级接收第一频率（ω）的时钟信号（clk/clkB），并产生频率为第一频率一半（ω/2）的输出信号。这直接对应于目标专利的“多个除法器电路耦合在反馈回路中，接收第一频率时钟信号并提供第二频率（第一频率的分数）的至少一个分割的信号”。因此，技术特征A被对比文件直接公开。 |
| **技术特征B**：以及多个占空比调整电路(620a，620k)，每个占空比调整电路在所述反馈回路内耦合到相应的除法器电路，<br>**《隐含公开》** | 说明书第[0028]段：“...an input stage (also referred to as an input section) electrically coupled to the divider stage to enable operation of the divider stage, the input stage comprising multiple additional active components... Each of the output signals of the multiple divider active components is electrically coupled to an input of a different corresponding component of the multiple additional active components of the input stage...”； 图1示出输入级110，包括多个有源元件（晶体管112, 114, 116, 118），其栅极接收来自分频级150的输出信号（I, Ib, Q, Qb）。 | 对比文件公开了输入级（input stage），其包括多个附加有源元件（multiple additional active components），这些元件在反馈回路内电耦合至分频级（见图1，输入级110与分频级150的连接）。每个分频级输出信号连接至输入级中一个不同对应元件的输入（如第[0033]段所述）。虽然对比文件未明确将这些输入级元件称为“占空比调整电路”，但其位于反馈回路内并接收分频信号，其导通/关断状态直接影响并塑造了输出信号的波形和占空比（目标是产生25%占空比）。本领域技术人员能够理解，在反馈回路中设置此类受控开关元件，其作用之一即是影响并确定输出信号的占空比特性。因此，该技术特征被对比文件隐含公开。 |
| **技术特征C**：并且被配置为调整由所述多个除法器电路中的一个除法器电路提供的所述至少一个分割的信号的占空比并且向所述多个除法器电路中的另一个除法器电路提供至少一个占空比调整的信号，<br>**《隐含公开》** | 说明书第[0028]段，结合第[0034]段：“...Each of the output signals of the multiple divider active components is electrically coupled to an input of a different corresponding component of the multiple additional active components of the input stage to electrically actuate the respective different corresponding components... such that each of the multiple additional active components... is periodically in an ON state while during the same time at least another... is in an OFF state.”； 图1及第[0036]-[0046]段描述了分频级150的输出（如I, Q）控制输入级110的晶体管（如114, 116），而输入级晶体管的导通状态又影响分频级中其他元件（如通过锁存器160, 162）的状态，从而产生具有特定占空比（25%）的输出信号。 | 对比文件描述了分频级（除法器电路）的输出信号被耦合至输入级（相当于占空比调整电路）的输入以驱动其工作。输入级元件的周期性导通/关断（由分频信号控制）反过来又通过交叉耦合的锁存器（见图1中160，162）影响分频级中其他部分的状态，从而共同生成并“调整”了最终输出信号的占空比至25%。虽然对比文件未使用“占空比调整的信号”这一术语，但其整个反馈回路运作的本质就是：一个分频器部分（如产生I/Ib的锁存器162及其关联电路）的输出，经过输入级对应元件的“处理”（作为开关），影响了另一个分频器部分（如产生Q/Qb的锁存器160及其关联电路）的输入和状态，从而设定了信号的占空比。本领域技术人员可以合理推断出此配置实现了占空比的调整和信号的反馈提供。因此，该技术特征被对比文件隐含公开。 |
| **技术特征D**：其中所述反馈回路被配置为使所述多个占空比调整电路中的最后一个占空比调整电路将其占空比调整的信号提供给所述多个除法器电路中的第一个除法器电路，<br>**《直接公开》** | 图1所示的电路连接：分频级150的四个输出（I, Ib, Q, Qb）分别连接到输入级110四个晶体管（112, 114, 116, 118）的栅极。输入级110的晶体管与分频级150的晶体管（152, 154, 156, 158）及锁存器（160, 162）共同构成一个完整的、闭环的反馈回路。从时序描述（第[0037]-[0046]段）可见，信号在I, Ib, Q, Qb之间循环，形成一个环。 | 对比文件图1的电路是一个完整的闭环反馈系统。分频级（除法器电路）的输出反馈控制输入级（相当于占空比调整电路），输入级的状态又直接决定了分频级下一个周期的行为。虽然未明确指定“第一个”和“最后一个”，但整个反馈回路是循环闭合的，例如输出Q控制晶体管116，其影响传导路径，进而通过锁存器162影响I/Ib的输出，I/Ib又控制晶体管112/114影响Q/Qb的输出，如此循环。本领域技术人员从该闭环连接中能够毫无疑义地得出，反馈回路配置使得所有元件首尾相连，最后一个元件的输出效果必然反馈给第一个元件。因此，技术特征D被对比文件直接公开。 |
| **技术特征E**：其中所述多个除法器电路中的至少一个除法器电路的元件在非反相输入和反相输入处接收所述时钟信号，以在耦合节点处提供输出。<br>**《直接公开》** | 说明书第[0029]段：“...incoming actuation signals... may be coupled to delay elements...”； 图1显示分频级150的P型晶体管（152, 154, 156, 158）的源极共同连接到节点X，而节点X通过gm单元410（或替代的PMOS晶体管）接收时钟信号clk（见第[0035]段对图4的描述，该描述虽针对另一实施例，但原理可用于理解图1中时钟输入方式）。更直接地，图1中晶体管106和108的栅极分别接收clk和clkB信号，这两个信号是互补的（非反相和反相），它们控制着通往分频级核心的电流路径。 | 目标专利说明书第[0035]段解释了锁存器310x（对应于除法器电路）可以通过gm单元410在非反相和反相输入接收差分时钟信号。对比文件图1中，虽然没有完全相同的gm单元，但其核心分频功能依赖于互补的时钟信号clk和clkB（可视为非反相和反相输入）来控制晶体管106和108的开关，从而在节点（如晶体管112/114/116/118的源极耦合点）建立或断开与地的路径，这实质上决定了分频级锁存器（160, 162）的充放电和状态翻转。本领域技术人员能够理解，这种使用差分时钟信号控制开关管以在耦合节点（如电流路径节点）提供条件，是接收时钟信号并驱动分频器工作的常见且等同的方式。因此，技术特征E被对比文件直接公开。 |
| **技术特征F**：所述多个除法器电路包括：第一锁存器(310a)，被配置为接收所述时钟信号并且提供第一分割的信号<br>**《直接公开》** | 说明书第[0031]段：“The divider stage further includes two latches 160 and 162...”； 图1明确示出了锁存器160和162。根据第[0032]段及图2时序图，锁存器162产生I和Ib信号，锁存器160产生Q和Qb信号。这些信号是频率为ω/2的分割信号。 | 对比文件的分频级（divider stage）明确包括两个锁存器（160和162）。它们接收时钟信号（通过时钟控制的晶体管106、108以及输入级），并提供分割的信号（I/Ib和Q/Qb）。锁存器162可对应于第一锁存器，提供第一分割的信号（例如I）。因此，技术特征F被对比文件直接公开。 |
| **技术特征G**：以及第二锁存器(310b)，被配置为接收所述时钟信号并且提供第二分割的信号。<br>**《直接公开》** | 同上，说明书第[0031]段及图1。锁存器160对应于第二锁存器，提供第二分割的信号（例如Q）。 | 对比文件的分频级包括第二锁存器160，它接收时钟信号并提供第二分割的信号（如Q）。因此，技术特征G被对比文件直接公开。 |
| **技术特征H**：所述多个占空比调整电路包括：第一占空比调整电路(320a)，被配置为从所述第一锁存器接收所述第一分割的信号并且向所述第二锁存器提供第一占空比调整的信号<br>**《隐含公开》** | 图1及说明书第[0033]段：分频级150的输出I（来自锁存器162）连接到输入级晶体管114的栅极（通过延迟元件122）。晶体管114的导通/关断状态直接影响分频级中与锁存器160相关的电路节点（如Qb点）的状态（参见第[0038]-[0040]段的操作描述）。 | 在对比文件的反馈回路中，来自第一锁存器（如产生I的锁存器162）的分割信号（I）被提供给输入级中对应的元件（如晶体管114）。该元件作为反馈回路的一部分，其状态（相当于经过“调整”的信号，虽然调整机制是开关控制而非主动偏置调节）直接影响并参与决定了第二锁存器（如产生Q的锁存器160）的输入条件和工作状态。本领域技术人员从该交叉耦合的反馈连接中可以合理推断出，存在一个从第一锁存器到第二锁存器的信号提供路径，该路径上的元件起到了传递和塑造信号（影响占空比）的作用。因此，该技术特征被对比文件隐含公开。 |
| **技术特征I**：以及第二占空比调整电路(320b)，被配置为从所述第二锁存器接收所述第二分割的信号并且向所述第一锁存器提供第二占空比调整的信号。<br>**《隐含公开》** | 图1及说明书第[0033]段：分频级150的输出Q（来自锁存器160）连接到输入级晶体管116的栅极（通过延迟元件124）。晶体管116的导通/关断状态直接影响分频级中与锁存器162相关的电路节点（如Ib点）的状态（参见第[0040]-[0042]段的操作描述）。 | 与特征H同理，在对比文件的反馈回路中，来自第二锁存器（如产生Q的锁存器160）的分割信号（Q）被提供给输入级中另一个对应的元件（如晶体管116）。该元件的状态作为反馈信号，反过来影响第一锁存器（如产生I的锁存器162）的输入和状态。这构成了一个对称的交叉反馈。本领域技术人员可以合理推断出此配置。因此，该技术特征被对比文件隐含公开。 |
| **技术特征J**：所述第一占空比调整电路包括：反相器(434)，被配置为接收可调整偏置电流并且提供具有基于所述可调整偏置电流确定的可调整占空比的所述第一占空比调整的信号。<br>**《未公开》** | 对比文件全文未提及任何使用可调整偏置电流的反相器来调整信号占空比。对比文件实现25%占空比是通过特定的电路拓扑（Razavi分频器结构）和晶体管尺寸设计实现的，其占空比是固定的（25%），并非通过可调偏置电流动态调整。 | 对比文件完全没有公开或暗示使用接收可调整偏置电流的反相器来生成具有可调占空比的信号。其占空比调整机制是结构性的、固定的，而非基于可调偏置电流的主动、连续调整。因此，技术特征J未被对比文件公开。 |
| **技术特征K**：所述第一占空比调整电路还包括：占空比控制器(436)，被配置为接收占空比控制信号并且提供用于所述反相器的所述可调整偏置电流。<br>**《未公开》** | 对比文件全文未提及占空比控制器、占空比控制信号或用于生成可调偏置电流以控制占空比的电路。 | 由于对比文件没有可调占空比的概念，因此必然不存在用于接收占空比控制信号并提供可调偏置电流的占空比控制器。因此，技术特征K未被对比文件公开。 |
| **技术特征L**：所述占空比控制器包括：查找表(532)，被配置为接收所述占空比控制信号并且提供至少一个控制信号<br>**《未公开》** | 对比文件全文未提及查找表（LUT）或类似结构用于占空比控制。 | 对比文件未公开任何使用查找表进行占空比控制的技术。因此，技术特征L未被对比文件公开。 |
| **技术特征M**：以及偏置电流生成器(534)，被配置为接收所述至少一个控制信号并且提供用于所述反相器的所述可调整偏置电流。<br>**《未公开》** | 对比文件全文未提及偏置电流生成器或根据控制信号生成可调偏置电流以用于占空比调整。 | 由于对比文件没有可调占空比和对应的控制机制，因此不存在偏置电流生成器提供用于反相器的可调偏置电流。因此，技术特征M未被对比文件公开。 |
| **技术特征N**：所述第一锁存器被配置为进一步接收所述第二占空比调整的信号并且提供所述第一分割的信号。<br>**《直接公开》** | 图1电路连接及操作描述：锁存器162（第一锁存器）的输出I和Ib反馈控制输入级晶体管114和112。同时，锁存器162的输入/状态受到来自锁存器160（第二锁存器）的反馈路径影响，具体表现为晶体管116（受Q控制）和118（受Qb控制）的导通状态会影响锁存器162相关节点的电位（见第[0040]-[0042]段描述Q如何影响Ib）。虽然对比文件未明确“第二占空比调整的信号”这一命名，但锁存器160的输出Q/Qb通过控制输入级晶体管116/118，其产生的效果（即影响锁存器162节点的信号）实质上就是反馈给第一锁存器的信号。 | 在对比文件的闭环反馈电路中，第一锁存器（如162）的状态不仅由其自身前态和时钟决定，也直接受到来自第二锁存器（如160）输出所控制的电路路径（即输入级对应部分）的影响。这相当于第一锁存器接收了源自第二锁存器并经过反馈回路“处理”的信号（该信号影响了第一锁存器的输入条件），然后第一锁存器据此提供其分割的信号（I/Ib）。本领域技术人员能够毫无疑义地从电路连接和操作时序中得出这一结论。因此，技术特征N被对比文件直接公开。 |
| **技术特征O**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。<br>**《直接公开》** | 此特征描述与技术特征N在实质内容上高度重叠，可能为撰写笔误或强调不同连接关系。基于目标专利说明书（如[0024]段描述锁存器310a还接收第二分割的信号Qdivp），此处应理解为第一锁存器直接接收来自第二锁存器的分割信号（而非占空比调整后的信号）。在图1中，锁存器162与锁存器160通过交叉耦合的晶体管（如152, 154, 156, 158）及共享的电流路径间接连接，但锁存器160的输出（Q/Qb）作为控制信号直接影响锁存器162所在支路的开关管（116/118），从而决定了锁存器162的输入条件。从信号传递的角度，第一锁存器（162）接收了来自第二锁存器（160）的输出信号（第二分割的信号）作为其工作条件的一部分。 | 对比文件中，第一锁存器（162）和第二锁存器（160）的输入/输出是相互关联的。第二锁存器输出的分割信号（Q/Qb）被用作控制信号，施加于与第一锁存器相关的开关晶体管（116/118）上，从而影响第一锁存器的状态。这构成了第一锁存器从第二锁存器接收第二分割信号的一种方式。本领域技术人员能够理解这种在交叉耦合锁存器分频器中常见的信号交互关系。因此，技术特征O被对比文件直接公开。 |
| **技术特征P**：所述第一锁存器被配置为进一步从所述第二锁存器接收所述第二分割的信号并且提供所述第一分割的信号。<br>**《直接公开》** | 此特征与技术特征O的文字描述完全相同，可能为权利要求书中的重复记载。基于相同的理由和对比文件公开内容，判断为直接公开。 | 同技术特征O的论述。对比文件公开了第一锁存器（162）的运作受到第二锁存器（160）输出信号（第二分割的信号）的影响。因此，技术特征P被对比文件直接公开。 |
| **技术特征Q**：所述第一锁存器和所述第二锁存器以及所述第一占空比调整电路和所述第二占空比调整电路被配置为执行除以2，并且所述第二频率是所述第一频率的一半。<br>**《直接公开》** | 说明书标题及多处提及“divide-by-2”，如第[0001]段“DIVIDE BY 2 WITH...”，第[0028]段“...second frequency equal to substantially half the first frequency”。图2时序图明确显示输出信号周期是输入时钟周期的两倍。 | 对比文件的主题就是动态除以2的分频器，其明确公开了第一和第二锁存器（160, 162）以及输入级（相当于占空比调整电路）共同工作，执行除以2的操作，产生的输出信号频率是输入时钟频率的一半（ω/2）。因此，技术特征Q被对比文件直接公开。 |
| **技术特征R**：所述第一分割的信号包括同相分割的信号，并且所述第二分割的信号包括正交分割的信号。<br>**《直接公开》** | 说明书第[0032]段提及输出信号I, Ib, Q, Qb。第[0047]段指出分频器产生“I-Q quadrature outputs”。图2时序图显示I和Q信号之间存在90度（半个时钟周期）的相位差。 | 对比文件明确其分频器产生I和Q输出，并称之为正交（quadrature）输出，即同相（I）和正交（Q）信号。第一分割的信号（如I）是同相信号，第二分割的信号（如Q）是正交信号。因此，技术特征R被对比文件直接公开。 |
<<<A>>><<<D>>><<<E>>><<<F>>><<<G>>><<<N>>><<<O>>><<<Q>>><<<R>>><<<b>>><<<c>>><<<h>>><<<i>>>