对比文件名称：2009-10-01_WO2009118694A_发明申请_WO2009118694A1 INTEGRATED 3D HIGH DENSITY AND HIGH QUALITY INDUCTIVE ELEMENT
目标专利名称：三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法CN105191123B
本次调用的模型名称：GPT-4
根据目标专利说明书，该专利涉及一种三维集成电路中的可调谐共用器。该共用器包含位于不同层级的电感器和变抗器，它们共同形成滤波器，通过调谐变抗器来改变陷波频率，从而适配不同载波聚合系统的频带。电感器优选为穿基板通孔电感器（如穿玻通孔TGV电感器），变抗器优选为玻璃上覆硅（SOG）变抗器。
对比文件WO2009118694A1涉及一种集成在半导体基板（尤其是硅）中的高密度高质量电感元件，具体是通过在基板两侧形成金属层并使用精细间距的硅通孔（TSV）来实现螺线管结构。该文件主要关注于提高电感器的密度和质量因数（Q值），并描述了其在系统级封装（SiP）中的应用，例如在DC/DC转换器、电视前端滤波器等设备中。
以下是严格根据目标专利权利要求划分的技术特征与对比文件的比对表格：
| 技术特征描述与公开性判断 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括至少一个电感器的第一层级<br>**《直接公开》** | [p0019] In a first aspect the invention relates to a system in package comprising at least one solenoid, wherein the at least one solenoid comprises a substrate, such as a silicon wafer, metal layers forming electrically conductive tracks on both sides of said substrate, and fine pitch through silicon vias, wherein the tracks are electrically connected to one or more vias. （在第一方面，本发明涉及一种系统级封装，其包括至少一个螺线管，其中所述至少一个螺线管包括基板，例如硅晶圆，在所述基板两侧形成导电迹线的金属层，以及精细间距的硅通孔，其中所述迹线电连接到一个或多个通孔。）<br>[p0021] The solenoid, having windings composed of conductive lines on two opposite sides of the substrate, and conductive holes, having a small diameter and a high aspect ratio, running through the substrate connecting the conductive lines on opposite sides. （所述螺线管，其绕组由基板两侧的导电线和穿过基板连接两侧导电线的、具有小直径和高深宽比的导孔组成。） | 对比文件明确公开了系统级封装中包含至少一个由基板、两侧金属层和贯穿基板的硅通孔（TSV）构成的螺线管电感器。该螺线管结构本身即构成一个电感元件，并且其所在的基板结构可以被视为一个“层级”。这与目标专利中“包括至少一个电感器的第一层级”的技术特征相符。两者均是在一个结构层级中设置电感器元件。因此，本领域技术人员能够毫无疑义地从对比文件中得出该技术方案，该技术特征被**直接公开**。 |
| **技术特征B**：，其中所述至少一个电感器包括穿基板通孔电感器<br>**《直接公开》** | [p0019] ...fine pitch through silicon vias...（...精细间距的硅通孔...）<br>[p0021] ...conductive holes, having a small diameter and a high aspect ratio, running through the substrate connecting the conductive lines on opposite sides.（...导孔，具有小直径和高深宽比，穿过基板连接两侧的导线。）<br>[p0034] ...wherein the vias have a pitch of 20-50 μm... and/or wherein the vias have diameter of 10-50 μm...（...其中通孔间距为20-50微米...和/或其中通孔直径为10-50微米...） | 对比文件详细描述了其电感元件（螺线管）包含贯穿基板（硅晶圆）的导电通孔（through silicon vias）。这些通孔是电感器绕组的一部分，用于垂直连接基板两侧的水平导线，从而形成三维螺线管结构。这实质就是一种“穿基板通孔电感器”。虽然目标专利说明书强调了穿玻通孔（TGV）的优选实施例，但权利要求中“穿基板通孔电感器”的上位概念已完全涵盖对比文件所公开的穿硅通孔（TSV）电感器。因此，该技术特征被**直接公开**。 |
| **技术特征C**：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级，<br>**《未公开》** | 无相关内容。对比文件全文未提及“变抗器(varactor)”。其核心发明点在于三维电感器结构及其制造方法。虽然提到了系统级封装中可集成其他组件（如IC、无源器件），但并未具体公开任何变抗器元件，更没有公开一个独立的、包含至少一个变抗器的“第二层级”。 | 对比文件公开了一种三维电感器及其在SiP中的应用，但其技术方案完全围绕电感元件展开。目标专利要求保护的可调谐共用器的核心之一在于包含变抗器（可变电容器）的第二层级，并与第一层级的电感器耦合以形成可调谐滤波器。对比文件既未公开变抗器元件，也未公开将电感器与变抗器分别设置在不同层级并耦合的结构。本领域技术人员无法从对比文件中毫无疑义地得出或合理推断出该技术特征。因此，该技术特征**未被公开**。 |
| **技术特征D**：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器。<br>**《未公开》** | 无相关内容。对比文件未提及“共用器(diplexer)”，也未提及由电感器和变抗器组合形成任何类型的可调谐滤波器或共用器。其发明的电感器可用于滤波器等电路（如[p0058]提到的TV前端滤波器），但未具体公开如何与变抗器组合，更未公开形成具有特定端口（如天线端口、不同频率端口）和滤波功能的可调谐共用器。 | 目标专利中的“可调谐共用器”是一个具有特定功能和结构的完整电路（参见图2A、说明书[0042]-[0045]段），用于分离或组合不同频带的信号，并通过变抗器调谐其陷波频率。对比文件仅公开了单个电感元件或包含该电感元件的SiP，完全没有涉及共用器的电路架构或功能。因此，该技术特征**未被公开**。 |
| **技术特征E**：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器。<br>**《未公开》** | 无相关内容。对比文件未提及任何类型的变抗器，更未提及“玻璃上覆硅(SOG)变抗器”。 | 由于技术特征C中的“变抗器”本身未被公开，其具体类型“SOG变抗器”更无从谈起。该技术特征**未被公开**。 |
| **技术特征F**：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器。<br>**《未公开》** | 对比文件始终明确其基板材料为“silicon wafer”（硅晶圆），通孔为“through silicon vias”（硅通孔，TSV）。例如：[p0019] ...substrate, such as a silicon wafer...；[p0022] ...if the substrate is a silicon semiconductor wafer...。 | 目标专利中“穿玻通孔(TGV)电感器”是“穿基板通孔电感器”的一个具体实施例，其基板材料为玻璃。对比文件明确教导其基板是硅，通孔是硅通孔（TSV），并未提及使用玻璃基板或穿玻通孔（TGV）。虽然TGV和TSV在结构上类似，但基板材料的不同会导致工艺、性能（如Q值）的差异，是本领域技术人员需要具体选择的技术手段。对比文件未公开TGV这一具体类型。因此，该技术特征**未被公开**。 |
| **技术特征G**：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器。<br>**《未公开》** | 无相关内容。对比文件未公开任何由电感器和变抗器组合形成的滤波器结构，无论是低通、高通还是其他类型。 | 该技术特征限定了电感器和变抗器在目标专利所保护的可调谐共用器内部所起的具体作用——构成一个低通(LP)滤波器。由于对比文件既未公开“可调谐共用器”，也未公开“变抗器”，因此更不可能公开它们在该特定电路结构中的作用。该技术特征**未被公开**。 |
| **技术特征H**：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器。<br>**《未公开》** | 无相关内容。对比文件未公开任何“第二层级”以及其中的“变抗器”，也未公开“多个第二电感器”与“第二变抗器”耦合形成LP滤波器的结构。 | 该技术特征是技术特征G的进一步限定，涉及更复杂的电路结构，包括多个电感器与另一个变抗器在另一层级耦合。对比文件完全没有涉及此类结构。该技术特征**未被公开**。 |
| **技术特征I**：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率。<br>**《未公开》** | 无相关内容。对比文件未涉及“变抗器”，也未涉及通过调节元件来“调节陷波频率”的功能。 | 该技术特征限定了变抗器在目标专利电路中的功能——调节滤波器的陷波频率。这是目标专利实现“可调谐”功能的关键。由于对比文件未公开变抗器，因此其调节陷波频率的功能自然也未公开。该技术特征**未被公开**。 |
| **技术特征J**：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率。<br>**《未公开》** | 无相关内容。对比文件描述了其电感器可用于需要电感的电路中（如[p0058]），但并未具体公开该电感器在“可调谐共用器”的滤波器中用于“控制截止频率”这一特定功能。 | 该技术特征限定了电感器在目标专利特定电路（可调谐共用器）中的具体功能。对比文件仅公开了电感器本身，未将其置于目标专利的共用器电路环境中，因此未公开其在该环境下的特定功能“控制截止频率”。该技术特征**未被公开**。 |
| **技术特征K**：其特征在于，所述三维集成电路集成到半导体管芯中。<br>**《直接公开》** | [p0005] A requirement of a System In Package (SiP) is that it need to integrate various passive components and dies to realize it.（系统级封装（SiP）的一个要求是需要集成各种无源组件和管芯来实现它。）<br>[p0037] ...Further preferably at least one IC, preferably more than one IC, is present.（...进一步优选地，至少一个IC，优选多个IC，存在。）<br>图3a, 3b, 3c, 4, 5, 7等均示出了包含IC芯片（die）的SiP结构。 | 对比文件明确其发明涉及“系统级封装（SiP）”，并多次提及在SiP中集成IC管芯（die）。其公开的三维电感结构（如螺线管）本身就是集成在半导体基板（硅）上的，并且整个SiP结构包含一个或多个半导体管芯。这符合“三维集成电路集成到半导体管芯中”的描述。本领域技术人员能够直接理解，对比文件公开的集成电感元件可以并确实被集成在包含半导体管芯的封装或集成电路中。因此，该技术特征被**直接公开**。 |
| **技术特征L**：其特征在于，所述三维集成电路集成到从下组中选择的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。<br>**《直接公开》** | [p0058] In a second aspect the invention relates to a device comprising a system in package according to the invention, such as a DC/DC converter, a TV front-end filter, an FM radio PLL filter, or a magnetic sensor.（在第二方面，本发明涉及一种包含根据本发明的系统级封装的设备，例如DC/DC转换器、电视前端滤波器、FM收音机PLL滤波器或磁传感器。） | 对比文件明确列举了包含其发明的系统级封装的设备示例，其中包括“电视前端滤波器（TV front-end filter）”。“电视前端滤波器”对应于目标专利列表中“电视机”这一设备类别（电视机必然包含前端滤波器）。因此，对比文件直接公开了将包含其三维电感结构的系统级封装（即三维集成电路）集成到“电视机”这一具体设备中。虽然目标专利列表更广泛，但对比文件公开的“电视前端滤波器”已落入该列表范围（电视机）。因此，该技术特征被**直接公开**。 |
<<<A>>><<<B>>><<<K>>><<<L>>>