**对比文件名称**：2010-09-23_WO2010107430A_发明申请_WO2010107430A1 INTEGRATED CIRCUIT INDUCTORS WITH REDUCED MAGNETIC COUPLING
**目标专利名称**：271三维(3D)集成电路(IC)(3DIC)中的可调谐共用器以及相关组件和方法CN105191123B
**本次调用的模型名称**：专利创造性评估专家模型
### **特征比对表格**
| 技术特征描述及公开性判断结果 | 对比文件原文引用 | 公开性论述 |
| **技术特征A**：包括：包括至少一个电感器的第一层级<br>**《未公开》** | 对比文件描述了在半导体基板上形成电感器元件，例如“a first inductor element formed on a semiconductor substrate”（p0011, 第12-13行）以及“at least a second inductor element formed on the semiconductor substrate”（p0011, 第13-14行）。 | 对比文件公开了在半导体基板上形成电感器元件，这构成了形成电感器的“层级”。然而，目标专利说明书（如[0046]段）明确其“第一层级”和“第二层级”是三维集成电路（3DIC）中通过堆叠（如基板转移或管芯堆叠）形成的不同层级或管芯，旨在节省空间并集成不同元件（如电感器和变抗器）。对比文件中的电感器虽然形成在基板上，但其描述集中于在同一基板（例如硅片）上形成多个平面电感器（如螺旋或定向电感器）以减少磁耦合（见[p0007], [p0009]），并未公开或暗示这些电感器属于一个独立的、可与其他包含不同元件的层级进行三维堆叠的“第一层级”。两者的“层级”概念和作用不同：目标专利的“层级”是实现3D集成和功能分割的结构单元；对比文件的“基板”是承载平面电感器的单一衬底。因此，对比文件未公开目标专利权利要求中限定的、作为3DIC一部分的“第一层级”。 |
| **技术特征B**：，其中所述至少一个电感器包括穿基板通孔电感器<br>**《未公开》** | 对比文件中描述的集成电感器，例如“spiral inductors”（p0006, 第1行）、“directed inductor”（p0015, 第21行），其形成方式是在不同金属层（如M7, M6, M5）中制作导电回路（loops）并通过通孔（vias）连接（p0025-0026）。例如，“first conductive loop 506 may be formed as a trace in a first metal layer... second conductive loop 508 may be formed as a trace in a second metal layer... connection... can be made using a first via 509”。 | 对比文件公开的电感器结构是通过在集成电路的**不同金属层**中制作平面导电图形（traces/loops）并使用**层间通孔（vias）** 进行连接而构成的（参见[p0025]-[0026]）。这是一种多层平面螺旋或定向电感器。而目标专利说明书（如[0044], [0046]段）明确其“穿基板通孔电感器”特指**穿过玻璃或硅基板本身**的垂直导电结构（TGV或TSV），例如“穿玻通孔(TGV)电感器或穿基板通孔(TSV)电感器”。这是两种结构原理和制造工艺完全不同的电感器类型。对比文件未提及任何“穿基板通孔（through-substrate via）”或“穿玻通孔（through glass via）”结构的电感器。因此，本领域技术人员不能从对比文件毫无疑义地得出或合理推断出“穿基板通孔电感器”的技术方案。 |
| **技术特征C**：包括耦合到所述至少一个电感器的至少一个变抗器的第二层级，<br>**《未公开》** | 对比文件全文未提及“变抗器（varactor）”或任何可变电容元件。其内容全部围绕电感器的结构、布局和磁耦合减少。 | 对比文件的主题是“具有减少磁耦合的集成电路电感器”，其说明书记载的所有实施例均仅涉及电感器本身的结构和排列方式（参见[p0002], [p0009], [p0011]等）。文件中没有任何关于变抗器（可变电容器）的记载，更没有提及将变抗器设置在一个与电感器层级不同的“第二层级”。目标专利的核心创新点之一正是在于将电感器（第一层级）和变抗器（第二层级）在三维空间上堆叠集成（参见[0033], [0044]段）。对比文件完全没有公开或暗示这一技术特征。 |
| **技术特征D**：所述至少一个电感器和所述至少一个变抗器合而形成可调谐共用器。<br>**《未公开》** | 对比文件未提及“共用器（diplexer）”、“可调谐（tunable）”或由电感器和变抗器组合形成的滤波器电路。 | 目标专利要求保护的是一种“可调谐共用器”，这是一种特定的射频电路，用于分离或组合不同频带的信号，其由电感器和变抗器组合形成特定的滤波器结构（如高通、低通滤波器）（参见[0010], [0023]-[0025], [0042]-[0043]段）。对比文件仅公开了电感器本身的结构，并未公开任何由电感器和变抗器构成的电路，更未公开“共用器”这一特定电路功能。因此，该技术特征未被对比文件公开。 |
| **技术特征E**：其特征在于，所述至少一个变抗器包括玻璃上覆硅(SOG)变抗器。<br>**《未公开》** | 对比文件未提及任何变抗器，更未提及“玻璃上覆硅(SOG)变抗器”。 | 如对特征C和D的论述，对比文件根本未公开“变抗器”这一元件。因此，变抗器的具体类型（如SOG变抗器）自然也未被公开。目标专利说明书[0044]段提到SOG变抗器是优选的高Q可变电容元件之一，但对比文件与此无关。 |
| **技术特征F**：其特征在于，所述至少一个穿基板通孔电感器包括穿玻通孔(TGV)电感器。<br>**《未公开》** | 对比文件未提及“穿玻通孔（Through Glass Via, TGV）”电感器。其电感器由金属层和层间通孔构成（见特征B论述）。 | 目标专利的TGV电感器是一种特定类型的穿基板通孔电感器，使用玻璃作为基板材料（参见[0044]段）。对比文件既未公开“穿基板通孔电感器”（特征B），也当然未公开其下位概念“穿玻通孔(TGV)电感器”。 |
| **技术特征G**：其特征在于，所述至少一个电感器和所述至少一个变抗器形成所述可调谐共用器内的低通(LP)滤波器。<br>**《未公开》** | 对比文件未公开任何由电感器和变抗器组成的滤波器电路，也未提及“低通(LP)滤波器”。 | 该特征限定了电感器和变抗器在可调谐共用器中所起的具体电路功能——构成低通(LP)滤波器。对比文件仅涉及电感器的物理结构和布局以减少磁耦合，完全不涉及这些电感器在何种电路（如滤波器、共用器）中应用，以及如何与变抗器等元件组合实现特定滤波功能。因此，该特征未被公开。 |
| **技术特征H**：其特征在于，进一步包括位于所述第二层级内的耦合到所述第一层级中的多个第二电感器的第二变抗器，所述第二变抗器和所述多个第二电感器合而形成所述可调谐共用器的LP滤波器。<br>**《未公开》** | 对比文件未公开“第二层级”、“第二变抗器”，也未公开由多个电感器与变抗器组合形成的LP滤波器电路。 | 该特征是对可调谐共用器内部结构的进一步限定，涉及更复杂的层级间元件连接关系（第二变抗器位于第二层级，耦合到第一层级的多个电感器）以形成LP滤波器。对比文件未公开任何变抗器，也未公开任何层级划分（如第一、第二层级），更未公开这种跨层级的特定电路连接关系。因此，该特征未被公开。 |
| **技术特征I**：其特征在于，所述至少一个变抗器配置成调节所述可调谐共用器内的滤波器的陷波频率。<br>**《未公开》** | 对比文件未提及“变抗器”，也未提及“陷波频率”的调节。 | 该特征限定了变抗器在可调谐共用器中的功能——调节滤波器的陷波频率。这是目标专利实现可调谐性能的关键（参见[0033], [0042]段）。由于对比文件完全没有公开变抗器，自然也无法公开其调节陷波频率的功能。 |
| **技术特征J**：其特征在于，所述至少一个穿基板通孔电感器配置成控制所述可调谐共用器内的滤波器的截止频率。<br>**《未公开》** | 对比文件未公开“穿基板通孔电感器”，也未提及电感器用于“控制滤波器的截止频率”。 | 该特征限定了穿基板通孔电感器在滤波器中的具体功能。对比文件公开的电感器是为了减少相邻电感器间的磁耦合（参见[p0009]），其目的和所起作用（磁隔离）与目标专利中电感器在滤波器电路中所起的“控制截止频率”的作用完全不同。此外，对比文件中的电感器结构也不同于“穿基板通孔电感器”。因此，该特征未被公开。 |
| **技术特征K**：其特征在于，所述三维集成电路集成到半导体管芯中。<br>**《隐含公开》** | 对比文件提到：“In forming integrated circuits, die are typically fabricated in a repeated pattern on a surface of a semiconductor wafer. Each of the die includes a structure described herein... Individual die are cut or diced from the wafer, then packaged as integrated circuits.”（p0028， 第4-8行）。 | 对比文件明确描述了其中公开的包含电感器结构的集成电路可以制造在半导体晶圆上，并被切割、封装成半导体管芯（die）。这隐含了该集成电路可以“集成到半导体管芯中”。尽管目标专利的“三维集成电路”有其特定的堆叠含义，但“集成到半导体管芯中”这一特征本身，在本领域中是制造集成电路的常规最终形态。本领域技术人员从对比文件公开的“die... packaged as integrated circuits”能够合理推断出其集成电路结构可以存在于半导体管芯中。因此，该技术特征被对比文件隐含公开。 |
| **技术特征L**：其特征在于，所述三维集成电路集成到从下组中选择的设备：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、和便携式数字视频播放器。<br>**《隐含公开》** | 对比文件提到：“Suitable systems for implementing the invention may include, but are not limited to, communication systems (e.g., including a transmitter and/or receiver), portable communications devices (e.g., cell phones), signal processing systems (e.g., filters), etc.”（p0028， 第14-17行）。 | 对比文件公开了其集成电路（包含所描述的电感器）可以用于多种电子系统和设备，其中包括“portable communications devices (e.g., cell phones)”（移动电话/蜂窝电话）和“communication systems”（通信设备）。目标专利权利要求L中列举的设备列表包含了“通信设备”和“移动电话、蜂窝电话”。尽管对比文件列举的设备范围不如目标专利权利要求L中的列表广泛，但本领域技术人员根据对比文件公开的“用于通信系统、便携通信设备（如手机）”的内容，能够合理推断出包含该电感器结构的集成电路可以应用于“通信设备”和“蜂窝电话”中。因此，该技术特征（至少部分）被对比文件隐含公开。 |
<<<k>>><<<l>>>